1T/TMACXXX—2026PCB信號完整性（SI）仿真與測試方法本文件規(guī)定了PCB信號完整性（SI）仿真與測試方法，包括仿真與測試原理、環(huán)境要求、軟件、設(shè)備與測試耗材要求、完整性仿真流程、測試方法、測試數(shù)據(jù)處理、質(zhì)量保證和控制及測試報(bào)告等內(nèi)容。本文件適用于剛性、剛性－撓性結(jié)合、HDI及高速背板等單、多層PCB的信號完整性驗(yàn)證。2規(guī)范性引用文件下列文件中的內(nèi)容通過文中的規(guī)范性引用而構(gòu)成本文件必不可少的條款。其中，注日期的引用文件，僅該日期對應(yīng)的版本適用于本文件；不注日期的引用文件，其最新版本（包括所有的修改單）適用于本文件。GB/T4677印制板測試方法GB/T17626.5電磁兼容測試和測量技術(shù)浪涌（沖擊）抗擾度測試JJG1049弱磁場交變磁強(qiáng)計(jì)檢定規(guī)程JJF1495矢量網(wǎng)絡(luò)分析儀校準(zhǔn)規(guī)范3術(shù)語和定義下列術(shù)語和定義適用于本文件。3.1信號完整性signalintegrity信號在傳輸過程中保持其幅度、時(shí)序和形狀的能力。3.2S參數(shù)S-parameters表征高頻網(wǎng)絡(luò)端口間信號傳輸與反射特性的復(fù)數(shù)矩陣參數(shù)，包括插入損耗（S21）、回波損串?dāng)_（S31/S41）等。3.3插入損耗insertionloss信號通過通道后的功率衰減，以dB表示。3.4回波損耗returnloss反射功率與入射功率之比，以dB表示。3.5TDR阻抗TDRimpedance用時(shí)域反射計(jì)測量的特性阻抗。3.6眼圖eyepattern將比特流重疊顯示形成的圖形，用于評估信號質(zhì)量。4仿真與測試原理T/TMACXXX—202624.1仿真原理采用全波電磁場求解器（FDTD/FEM）或傳輸線模型，提取S參數(shù)并生成眼圖。4.2頻域測試原理利用矢量網(wǎng)絡(luò)分析儀（VNA）在50MHz～110GHz測量S參數(shù)，計(jì)算插入損耗、回波損耗、串?dāng)_。4.3時(shí)域測試原理利用TDR或?qū)崟r(shí)示波器獲取反射系數(shù)與阻抗分布，以及眼圖分析。5環(huán)境要求測試環(huán)境要求應(yīng)符合以下規(guī)定：a）溫度23±5）℃;b）相對濕度：45%～55%；c）氣壓：86kPa～106kPa；d）電磁環(huán)境：背景噪聲不大于-90dBm。6軟件、設(shè)備與測試耗材要求6.1軟件要求軟件條件應(yīng)符合以下規(guī)定：a）仿真軟件：HFSS、ADS、SIwave或等效工具；b）校準(zhǔn)模型：TRL、SOLT、LRM；c）網(wǎng)格剖分：不大于最小單元尺寸。6.2設(shè)備要求6.2.1主要設(shè)備主要設(shè)備應(yīng)符合表1規(guī)定。表1主要設(shè)備要求0.05GHz～110GHz，動態(tài)范6.2.2輔助設(shè)備低噪聲電源、溫控夾具（25℃±0.5℃)、屏蔽箱（屏蔽效能不小于80dB）。6.3校準(zhǔn)件校準(zhǔn)件應(yīng)符合表2規(guī)定。表2校準(zhǔn)件6.4測試電纜低損耗穩(wěn)幅電纜，插入損耗不大于0.1dB/500mm@20GHz，相位穩(wěn)定度不大于±2°。T/TMACXXX—202637完整性仿真流程7.1仿真流程仿真流程由以下五個(gè)連續(xù)階段組成，仿真流程圖見圖1，每個(gè)階段均應(yīng)保留版本控制記錄，并存檔不少于3年。a）需求捕獲：根據(jù)設(shè)計(jì)規(guī)范列出關(guān)鍵網(wǎng)絡(luò)包括不小于1Gbps或不小于5GHz的時(shí)鐘、數(shù)據(jù)、控制線；b）建模：在HFSS/SIwave中建立包含疊層、過孔、走線、連接器的全波3D模型；網(wǎng)格最大邊長不大c）模型驗(yàn)證：以TRL校準(zhǔn)的VNA測量S參數(shù)為基準(zhǔn)，仿真－測試偏差|ΔS21|≤0.5dB且|ΔS11|≤3dB視為通過；d）性能預(yù)測：生成眼圖、BER浴盆曲線、TDR阻抗曲線；記錄插入損耗、回波損耗、NEXT/FEXT、Z0、眼高和眼寬、抖動（TJ/RJ/DJ）；e）閉環(huán)優(yōu)化：若任一指標(biāo)不滿足設(shè)計(jì)門限，則返回b）修改疊層、走線、端接或材料，直至所有指標(biāo)滿足。圖1仿真流程圖T/TMACXXX—202647.2仿真目標(biāo)與判定準(zhǔn)則仿真目標(biāo)與判定準(zhǔn)則應(yīng)符合表3規(guī)定。表3仿真目標(biāo)與判定準(zhǔn)則12345678時(shí)序驗(yàn)證信號建立/保持時(shí)間裕量≥0.2UI，時(shí)鐘－數(shù)據(jù)抖動≤0.1UI7.3仿真優(yōu)化完成PCB信號完整性（SI）仿真后應(yīng)進(jìn)行以下優(yōu)化：a）當(dāng)TDR阻抗偏差＞5Ω時(shí)，調(diào)整走線寬度或介電常數(shù)；b）眼圖眼寬＜0.4UI時(shí)，優(yōu)化端接電阻或減小串?dāng)_；c）每次優(yōu)化后重新執(zhí)行模型驗(yàn)證；d）優(yōu)化過程記錄納入版本控制，存檔≥3年。8樣品8.1樣品制備樣品制備應(yīng)符合以下規(guī)定：a）尺寸：100mm×100mm或φ300mm圓片；b）結(jié)構(gòu)：微帶線、帶狀線、差分線、過孔鏈、背鉆結(jié)構(gòu)；c）表面處理：沉金或OSP，粗糙度Ra不大于0.5μm。8.2樣品保存真空封裝，溫度15℃~25℃,濕度不大于30%RH。9測試方法9.1頻域測試9.1.1插入損耗與回波損耗使用VNA在50MHz～110GHz測量S21、S11；校準(zhǔn)后掃描1601點(diǎn)，功率0dBm。9.1.2近端串?dāng)_（NEXT）和遠(yuǎn)端串?dāng)_（FEXT）按IPC-TM-650設(shè)置6線耦合模型，頻率步進(jìn)10MHz。9.2時(shí)域測試9.2.1TDR阻抗上升時(shí)間35ps，記錄阻抗Z0，步距10μm，掃描長度100mm。9.2.2眼圖PRBS231-1，數(shù)據(jù)率25Gb/s，幅度500mVpp，采樣深度1MUI。9.3仿真驗(yàn)證T/TMACXXX—20265建立HFSS全波模型，材料參數(shù)：Dk@10GHz=3.45±0.05，Df@10GHz=0.005±0.001；網(wǎng)格不大于；收斂誤差不大于1%。10測試數(shù)據(jù)處理10.1數(shù)據(jù)記錄測試原始數(shù)據(jù)保存不小于3年，文件名含日期、批次、操作員。10.2重復(fù)性與再現(xiàn)性重復(fù)性和再現(xiàn)性應(yīng)符合表4規(guī)定。表4重復(fù)性和再現(xiàn)性10.3異常處理若|Z0-設(shè)計(jì)值|＞5Ω或插入損耗大于規(guī)范值10%，需重新制樣并復(fù)核。11質(zhì)量保證和控制11.1設(shè)備校準(zhǔn)按JJG1049周期校準(zhǔn)，證書存檔不小于5年。11.2環(huán)境監(jiān)控每班次記錄溫濕度，超差立即停機(jī)。11.3樣品檢查目檢無劃痕、無氧化，探針痕跡不大于2處。11.4人員資質(zhì)測試員須通過IPC-CID+認(rèn)證，關(guān)