電子信息工程芯片公司集成電路設(shè)計實習(xí)生實習(xí)報告_第1頁
電子信息工程芯片公司集成電路設(shè)計實習(xí)生實習(xí)報告_第2頁
電子信息工程芯片公司集成電路設(shè)計實習(xí)生實習(xí)報告_第3頁
電子信息工程芯片公司集成電路設(shè)計實習(xí)生實習(xí)報告_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

電子信息工程芯片公司集成電路設(shè)計實習(xí)生實習(xí)報告一、摘要2023年7月1日至2023年8月31日,我在一家集成電路設(shè)計公司擔(dān)任數(shù)字集成電路設(shè)計實習(xí)生。核心工作成果包括完成一枚64位RISCV處理器核心的RTL代碼編寫與仿真驗證,實現(xiàn)代碼通過率98%,并將時鐘頻率從50MHz提升至75MHz。參與低功耗設(shè)計項目,通過引入時鐘門控技術(shù),將芯片動態(tài)功耗降低15%。應(yīng)用Verilog/SystemVerilog語言進行模塊級設(shè)計,使用VCS仿真工具執(zhí)行功能驗證,并采用XilinxVivado進行綜合與時序分析。提煉出的可復(fù)用方法論包括模塊化設(shè)計原則和跨時鐘域處理策略,這些方法有效提升了團隊開發(fā)效率,為后續(xù)類似項目提供了技術(shù)參考。二、實習(xí)內(nèi)容及過程2023年7月1日至8月31日,我在一家集成電路設(shè)計公司實習(xí)。主要目標(biāo)是熟悉數(shù)字IC設(shè)計流程,提升實際動手能力。公司業(yè)務(wù)涉及高性能處理器和AI芯片設(shè)計,團隊規(guī)模約50人,項目以ARM架構(gòu)為主。實習(xí)期間,我參與了一款64位RISCV處理器的開發(fā)。具體任務(wù)是負責(zé)內(nèi)存管理單元(MMU)的RTL代碼編寫,使用Verilog語言,在XilinxVivado環(huán)境下完成。7月10日完成初版代碼,7月20日通過功能仿真,時序裕量達0.2ns。遇到跨時鐘域數(shù)據(jù)同步問題,8月5日學(xué)習(xí)使用FIFO緩沖器解決,驗證后抖動小于5%。8月15日協(xié)助優(yōu)化功耗,通過時鐘門控和電源門控技術(shù),測試顯示靜態(tài)功耗下降12%,動態(tài)功耗降低9%。困難是初期對片上總線(AXI)協(xié)議不熟,8月1日通過看公司內(nèi)部文檔和在線課程補課,最終能獨立完成接口設(shè)計。成果是MMU模塊成功集成到系統(tǒng)級驗證平臺,代碼通過率98%。這段經(jīng)歷讓我理解了從代碼到流片的完整流程,體會到EDA工具的重要性。公司培訓(xùn)偏重經(jīng)驗傳承,缺乏系統(tǒng)性,建議增加標(biāo)準(zhǔn)化設(shè)計模板和新人指導(dǎo)計劃。崗位匹配度高,但流程細節(jié)與學(xué)校實驗差異明顯,需持續(xù)調(diào)整學(xué)習(xí)方法。職業(yè)規(guī)劃上更明確想專注模擬或射頻領(lǐng)域,但這次數(shù)字設(shè)計經(jīng)驗依然寶貴。三、總結(jié)與體會這8周實習(xí),從7月1日到8月31日,像把書本知識搬到了車間,感受最深的是理論與實踐的鴻溝怎么填。參與那款64位RISCV處理器MMU的設(shè)計,寫代碼、跑仿真、調(diào)時序,每一步都帶著壓力。7月15號第一次提交代碼被駁回,時序超了0.3ns,當(dāng)時真覺得學(xué)的東西白用了。后來跟著師傅學(xué)AXI協(xié)議,看他們怎么用Vivado做約束,8月8號重新提交,這次裕量還有0.25ns,感覺才算真正入門。實習(xí)最大的收獲是明白了自己到底喜歡什么。之前覺得數(shù)字電路挺好玩的,現(xiàn)在發(fā)現(xiàn)功耗、時序這些才是硬骨頭。公司老帶新就是靠傳幫帶,但8月25號我負責(zé)優(yōu)化的那塊電源域,因為沒搞懂電源網(wǎng)絡(luò)寄生參數(shù),差點把功耗降反,幸好師傅及時發(fā)現(xiàn)了。這讓我知道,學(xué)校教的規(guī)范設(shè)計風(fēng)格有多重要,不然真進公司會亂套。職業(yè)規(guī)劃現(xiàn)在更清晰了,想搞模擬IC,但實習(xí)經(jīng)歷讓我意識到,數(shù)字基礎(chǔ)不牢,模擬也難玩好。接下來打算補補射頻和高速電路的課,順便考個PMP看看,至少面試時能聊點別的。行業(yè)現(xiàn)在卷得很,AI芯片和先進制程是熱點,但8月30號看招聘會,發(fā)現(xiàn)好公司連FPGA開發(fā)都要三年經(jīng)驗。這讓我懂了,學(xué)校不能只學(xué)理論,得會用工具,像他們用的那套DC物理綜合,我連概念都沒太摸透。不過好在公司給配了課,8月18號學(xué)完那期低功耗設(shè)計之后,我在導(dǎo)師指導(dǎo)下居然把測試板的功耗降了9%,雖然小,但感覺離行業(yè)要求近了一步。未來真想進這行,得多練手,先把幾款主流EDA工具摸熟,再看看能不能參與下開源的ChipVerify項目,至少簡歷上能寫點東西。從學(xué)生到職場人的感覺,就是每天睜眼都在想KPI,壓力是真的大,但解決一個技術(shù)難題后的成就感,比考試考高分還爽。四、致謝在此期間,我得到了很多幫助。感謝公司提供的實習(xí)機會,讓我接觸到了真實的集成電路設(shè)計流程。特別感謝我的導(dǎo)師,從7月1日到8月31日,他耐心指導(dǎo)我完成MMU模塊的設(shè)計,尤其是在AXI接口和時序收斂問題上給了關(guān)鍵建議。也謝謝團隊

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論