1、實(shí)驗(yàn)一 跑馬燈設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康?、 初步了解QUARTUS 軟件使用方法和Verilog HDL輸入的全過程。2、 初步熟悉實(shí)驗(yàn)系統(tǒng)的使用。3、 掌握基本的設(shè)計(jì)思路，軟件環(huán)境參數(shù)配置，仿真，管腳分配，利用JTAG/AS進(jìn)行下載的基本操作；二、 實(shí)驗(yàn)要求使LED成流水的方式，在不同的狀態(tài)中間進(jìn)行轉(zhuǎn)換，本設(shè)計(jì)中主要是讓LED顯示燈按照一定時(shí)間間斷來顯示，通過這樣的間隔來使LED按流水方式顯示并循環(huán)。 三、實(shí)驗(yàn)用到的軟件和器件 軟件：QuartusII軟件 硬件：實(shí)驗(yàn)開發(fā)板，計(jì)算機(jī) 四、實(shí)驗(yàn)原理（程序代碼）module led8(led7,cp);input cp;output7:0 led7;r

2、eg7:0 led7=8b;always(posedge cp) led7=led76:0,led77;endmodule五、實(shí)驗(yàn)步驟（詳細(xì)調(diào)試步驟，附管腳分配圖）1、對QuartusII進(jìn)行授權(quán)。2、建立新的工程和Verilong HDL環(huán)境。3、編寫程序，保存并綜合分析。4、分配輸入輸出引腳。5、在計(jì)算機(jī)上進(jìn)行編譯。6、用USB連接實(shí)驗(yàn)箱和計(jì)算機(jī)，并安裝好USB電纜。7、打開實(shí)驗(yàn)箱電源，進(jìn)行仿真。Cp接PIN_C136、 實(shí)驗(yàn)現(xiàn)象與結(jié)果（附圖） 實(shí)驗(yàn)二 七人表決器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、 熟悉 Verilog HDL 的編程。2、 熟悉組合邏輯電路設(shè)計(jì)方法，熟悉七人表決器的工作原理。3、 進(jìn)一

3、步熟悉實(shí)驗(yàn)系統(tǒng)的硬件結(jié)構(gòu)。二、實(shí)驗(yàn)要求所謂表決器就是對于一個行為，由多個人投票，如果同意的票數(shù)過半，就認(rèn)為此行為可行；否則如果否決的票數(shù)過半，則認(rèn)為此行為無效。七人表決器顧名思義就是由七個人來投票，當(dāng)同意的票數(shù)大于或者等于4 時(shí)，則認(rèn)為同意；反之，當(dāng)否決的票數(shù)大于或者等于4時(shí)，則認(rèn)為不同意。實(shí)驗(yàn)中用7個撥動開關(guān)來表示七個人，當(dāng)對應(yīng)的撥動開關(guān)輸入為1時(shí)，表示此人同意；否則若撥動開關(guān)輸入為0，則表示此人反對。表決的結(jié)果用一個LED表示，若表決的結(jié)果為同意，則 LED 被點(diǎn)亮；否則，如果表決的結(jié)果為反對，則 LED 不會被點(diǎn)亮。同時(shí)，數(shù)碼管上顯示通過的票數(shù)。三、實(shí)驗(yàn)用到的軟件和器件 軟件：Quart

4、usII軟件 硬件：實(shí)驗(yàn)開發(fā)板，計(jì)算機(jī) 四、 實(shí)驗(yàn)原理modulebj(pass,data_out,vote);outputpass;outputdata_out;input6:0vote;reg4:0sum;reg6:0data_out;integeri;regpass;always(vote)begin sum=0;for(i=0;i=6;i=i+1)if(votei)sum=sum+1;if(sum2)pass=1;elsepass=0; endalways(sum)case(sum)4b0000:data_out=7b;/04b0001:data_out=7b;/14b0010:dat

5、a_out=7b;/24b0011:data_out=7b;/34b0100:data_out=7b;/44b0101:data_out=7b;/54b0110:data_out=7b;/64b0111:data_out=7b;/74b1000:data_out=7b;/84b1001:data_out=7b;/94b1010:data_out=7b;/A4b1011:data_out=7b;/b4b1100:data_out=7b;/c4b1101:data_out=7b;/d4b1110:data_out=7b;/E4b1111:data_out=7b;/Fdefault:data_out

6、=7b;endcaseendmodule五、 實(shí)驗(yàn)步驟六、 實(shí)驗(yàn)現(xiàn)象與結(jié)果 實(shí)驗(yàn)三 矩陣鍵盤顯示電路的設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康?、 了解普通 44 鍵盤掃描的原理。2、 進(jìn)一步加深七段碼管顯示過程的理解。3、了解對輸入/輸出端口的定義方法。二、實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)要求完成的任務(wù)是通過編程實(shí)現(xiàn)對4X4矩陣鍵盤按下鍵的鍵值的讀取，并在數(shù)碼管上完成一定功能（如移動等）的顯示。按鍵盤的定義，按下“*” 鍵則在數(shù)碼管是顯示“E”鍵值。按下“#”鍵在數(shù)碼管上顯示“F”鍵值。其它的鍵則按鍵盤上的標(biāo)識進(jìn)行顯示。三、實(shí)驗(yàn)用到的軟件和器件 軟件：QuartusII軟件 硬件：實(shí)驗(yàn)開發(fā)板，計(jì)算機(jī)本實(shí)驗(yàn)箱上的 4X4 矩陣鍵盤的

7、電路原理如圖1 所示。與 FPGA 的管腳連接如表1所示。圖 1 4X4 矩陣鍵盤電路原理圖表 1 4X4 矩陣鍵與 FPGA 的管腳連接表信號名稱對應(yīng) FPGA 管腳名說明KEY-C0B8矩陣鍵盤的第 1 列選擇KEY-C1A9矩陣鍵盤的第 2 列選擇KEY-C2B9矩陣鍵盤的第 3 列選擇KEY-C3E5矩陣鍵盤的第 4 列選擇KEY-R0B6矩陣鍵盤的第 1 行選擇KEY-R1A7矩陣鍵盤的第 2 行選擇KEY-R2B7矩陣鍵盤的第 3 行選擇KEY-R3A8矩陣鍵盤的第 4 行選擇四、實(shí)驗(yàn)原理modulejp(clk,reset,row,col,data_out);inputclk,r

8、eset;input3:0row;output3:0col;output6:0data_out;reg6:0data_out;reg3:0col;reg3:0key_value;reg5:0count;/delay_20msreg2:0state;/狀態(tài)標(biāo)志regkey_flag;/按鍵標(biāo)志位regclk_500khz;/500KHZ時(shí)鐘信號reg3:0col_reg;/寄存掃描列值reg3:0row_reg;/寄存掃描行值always(posedgeclkornegedgereset)if(!reset)beginclk_500khz=0;count=50)beginclk_500khz=c

9、lk_500khz;count=0;endelsecount=count+1; endalways(posedgeclk_500khzornegedgereset)if(!reset)begincol=4b0000;state=0;endelsebegincase(state)0:begincol3:0=4b0000;key_flag=1b0;if(row3:0!=4b1111)beginstate=1;col3:0=4b1110;end/有鍵按下，掃描第一行elsestate=0; end1:beginif(row3:0!=4b1111)beginstate=5;end/判斷是否是第一行el

10、sebeginstate=2;col3:0=4b1101;end/掃描第二行end2: beginif(row3:0!=4b1111)beginstate=5;end/判斷是否是第二行 elsebeginstate=3;col3:0=4b1011;end/掃描第三行end3: beginif(row3:0!=4b1111)beginstate=5;end/判斷是否是第三行 elsebeginstate=4;col3:0=4b0111;end/掃描第四行end4: beginif(row3:0!=4b1111)beginstate=5;end/判斷是否是第一行elsestate=0;end5:

11、beginif(row3:0!=4b1111)begincol_reg=col;/保存掃描列值row_reg=row;/保存掃描行值state=5;key_flag=1b1;/有鍵按下endelsebeginstate=0;endendendcaseend always(clk_500khzorcol_regorrow_reg)beginif(key_flag=1b1)begincase(col_reg,row_reg)8b1110_1110:key_value=13;8b1110_1101:key_value=14;8b1110_1011:key_value=0;8b1110_0111:ke

12、y_value=15;8b1101_1110:key_value=12;8b1101_1101:key_value=9;8b1101_1011:key_value=8;8b1101_0111:key_value=7;8b1011_1110:key_value=11;8b1011_1101:key_value=6;8b1011_1011:key_value=5;8b1011_0111:key_value=4;8b0111_1110:key_value=10;8b0111_1101:key_value=3;8b0111_1011:key_value=2;8b0111_0111:key_value=

13、1; endcaseendendalways(key_value)begincase(key_value)4b0000:data_out=7b;/04b0001:data_out=7b;/14b0010:data_out=7b;/24b0011:data_out=7b;/34b0100:data_out=7b;/44b0101:data_out=7b;/54b0110:data_out=7b;/64b0111:data_out=7b;/74b1000:data_out=7b;/84b1001:data_out=7b;/94b1010:data_out=7b;/A4b1011:data_out=

14、7b;/b4b1100:data_out=7b;/c4b1101:data_out=7b;/d4b1110:data_out=7b;/E4b1111:data_out=7b;/Fdefault:data_out=7b;endcase data_out=data_out;endendmodule五、實(shí)驗(yàn)步驟六、實(shí)驗(yàn)現(xiàn)象與結(jié)果 實(shí)驗(yàn)四 交通燈控制電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、了解交通燈的燃滅規(guī)律。2、了解交通燈控制器的工作原理。3、熟悉 Verilog HDL 語言編程，了解實(shí)際設(shè)計(jì)中的優(yōu)化方案。二、實(shí)驗(yàn)要求本實(shí)驗(yàn)僅針對最簡單的南北 和東西直行的情況。本實(shí)驗(yàn)需要用到實(shí)驗(yàn)箱上交通燈模塊中的發(fā)光二極管，即

15、紅、黃、綠各三個。依人們的交通常規(guī)，“紅燈停，綠燈行，黃燈提醒”。其交通燈的燃滅規(guī)律為：初始態(tài)是兩個路口的紅燈全亮之后，東西路口的綠燈亮，南北路口的紅燈亮，東西方向通車，延時(shí)一段時(shí)間后，東西路口綠燈滅，黃燈開始亮。延時(shí)一段時(shí)間后，東西路口紅燈亮，而同時(shí)南北路口的綠燈亮，南北方向開始通車，延時(shí)一段時(shí)間后，南北路口的綠燈滅，黃燈開始亮。延時(shí)一段時(shí)間后，再切換到東西路口方向，重復(fù)上述過程。三、實(shí)驗(yàn)用到的軟件和器件 軟件：QuartusII軟件 硬件：實(shí)驗(yàn)開發(fā)板，計(jì)算機(jī)表2 交通燈模塊與 FPGA 的管腳連接表信號名稱對應(yīng) FPGA 管腳名說明R1B18橫向紅色交通信號 LED 燈Y1A18橫向黃色交

16、通信號 LED 燈G1B17橫向綠色交通信號 LED 燈R2A17縱向紅色交通信號 LED 燈Y2B16縱向黃色交通信號 LED 燈G2B15縱向綠色交通信號 LED 燈 四、實(shí)驗(yàn)原理module jtd(clk,hong1,hong2,huang1,huang2,lv1,lv2);input clk;output hong1,hong2,huang1,huang2,lv1,lv2;reg4:0 cnt1,cnt2;reg hong1,hong2,huang1,huang2,lv1,lv2,k;initial beginhong1=1;hong2=1;huang1=0;huang2=0;lv1

17、=0;lv2=0;cnt1=20;cnt2=19; endalways(posedge clk) begin if(cnt1=10) begin hong1=hong1;lv1=lv1;cnt1=cnt1-1;k=1; end else if(cnt1=3) begin lv1=lv1;huang1=huang1;cnt1=cnt1-1; end else if(cnt1=0) begin hong1=hong1;huang1=huang1;cnt1=20; end else begin cnt1=cnt1-1; end if(cnt2=19) begin hong2=hong2;lv2=lv2;cn