1、目錄一、集成電路概述1(一)定義1(二)發(fā)展歷史1(三)分類2(四)電壓、溫度范圍3(五)生命周期4(六)集成電路主流品牌前20強(qiáng) (2016)4(七)供應(yīng)商分類51.授權(quán)分銷商52.獨(dú)立分銷商53.混合分銷商54.目錄分銷商5二、集成電路設(shè)計(jì)6(一)設(shè)計(jì)方法61.全定制設(shè)計(jì)方法62.半定制設(shè)計(jì)方法6(二)模塊化設(shè)計(jì)6(三)設(shè)計(jì)流程（圖）7(四)設(shè)計(jì)規(guī)則71.概念72.表示方法7三、集成電路制造8(一)簡(jiǎn)述8(二)基本制造過程8(三)技術(shù)水平衡量標(biāo)準(zhǔn)9(四)產(chǎn)業(yè)簡(jiǎn)述（2017）101.晶圓行業(yè)102.代工行業(yè)11四、集成電路測(cè)試12(一)芯片測(cè)試意義12(二)測(cè)試技術(shù)分類12(三)主要測(cè)試方法

2、131.數(shù)字VLSI測(cè)試132.模擬VLSI測(cè)試14(四)可測(cè)性設(shè)計(jì)141.背景142.基本原理143.實(shí)現(xiàn)方法144.缺點(diǎn)14五、集成電路封裝15(一)封裝的含義15(二)封裝的功能15(三)封裝過程15(四)封裝分類16(一)新型封裝技術(shù)191.焊球陣列封裝192.芯片級(jí)封裝203.3D封裝204.系統(tǒng)級(jí)封裝205.多芯片模塊組裝技術(shù)216.倒裝芯片焊接技術(shù)227.總結(jié)與展望22六、知識(shí)鏈接23(一)集成電路表面標(biāo)識(shí)實(shí)例23(二)電視機(jī)遙控器241.發(fā)展階段242.組成部分253.工作原理25(三)尋源戰(zhàn)略簡(jiǎn)述251.尋源戰(zhàn)略的定義252.制定尋源戰(zhàn)略過程253.戰(zhàn)略方案例舉26參考文獻(xiàn)2

3、7一、 集成電路概述(一) 集成電路定義集成電路是指采用半導(dǎo)體工藝，把一個(gè)電路中所需的晶體管、二極管、電阻、電容和電感等元件連同它們之間的電氣連線在一塊或幾塊很小的半導(dǎo)體晶片或介質(zhì)基片上一同制作出來，形成完整電路，然后封裝在一個(gè)管殼內(nèi)，成為具有特定電路功能的微型結(jié)構(gòu)。(二) 集成電路發(fā)展歷史1947年，貝爾實(shí)驗(yàn)室肖克萊等發(fā)明了半導(dǎo)體晶體管，這是微電子技術(shù)發(fā)展中第一個(gè)里程碑，為電子電路從分立元件到集成電路的發(fā)展奠定良好基礎(chǔ)。1958年，美國(guó)德州儀器公司展示了全球第一塊集成電路板，這標(biāo)志著世界從此進(jìn)入到了集成電路的時(shí)代。20 世紀(jì) 60 年代, TTL (transistor-transistor

4、 logic)和ECL (emitter couple logic)雙極型集成電路出現(xiàn)并得到廣泛應(yīng)用。1964年，英特爾(Intel)創(chuàng)始人之一戈?duì)柲栐缭谒麆?chuàng)立Intel之前就提出了著名的摩爾定律，預(yù)測(cè)晶體管集成度將會(huì)每18個(gè)月增加一倍。長(zhǎng)期以來，集成電路一直按照摩爾定律飛速發(fā)展。1966年MOS LSI發(fā)明，MOS管集成電路以高集成度、低功耗的性能得到廣泛應(yīng)用。70年代MOS LSI得到大發(fā)展，出現(xiàn)了集成化微處理器、存儲(chǔ)器。如64KB DRAM,16位MPU。80年代，VLSI出現(xiàn)，使集成電路進(jìn)入了嶄新階段。4MB DRAM于1989年開始商業(yè)化生產(chǎn)。90年代，ASIC、ULSI和GSI等

5、代表更高技術(shù)水平的集成電路不斷涌現(xiàn)。2000年Intel奔騰4問世，采用0.18微米工藝，同時(shí)1GB DRAM開始商業(yè)化生產(chǎn)。2004年Intel推出90nm工藝的奔騰4E CPU。2009年，IBM展示了一塊22nm的超紫外線光刻檢驗(yàn)芯片。2017年1月3日，高通推出首款采用10nm工藝實(shí)現(xiàn)商用制造驍龍835處理器。集成電路的規(guī)模不斷提高，最新的CPU上晶體管數(shù)量已經(jīng)達(dá)到10億級(jí)別。(三) 集成電路分類1. 按器件結(jié)構(gòu)類型分類(1)雙極集成電路。主要由雙極型晶體管(bipolar junction transistor，BJT)構(gòu)成。(2)金屬-氧化物-半導(dǎo)體(metal oxide sem

6、iconducter, MOS)集成電路。主要由MOS晶體管(單極型晶體管)構(gòu)成。(3)雙極-MOS(Bi-MOS)集成電路。同時(shí)包括雙極和MOS晶體管的集成電路為Bi-MOS集成電路，綜合了雙極和MOS器件兩者的優(yōu)點(diǎn)，但制作工藝復(fù)雜。2. 按功能分類(1)模擬集成電路(Analog IC)又稱線性電路(Linear Circuit)，是用來處理各種連續(xù)變化的模擬信號(hào)的集成電路，如運(yùn)算放大器(用于放大信號(hào))、模擬濾波器等，其輸人信號(hào)和輸出信號(hào)均為模擬信號(hào)。(2)數(shù)字集成電路(Digital IC)是對(duì)各種數(shù)字信號(hào)進(jìn)行運(yùn)算和處理的集成電路，例如CPU、存儲(chǔ)器、DSP(數(shù)字信號(hào)處理器)等。(3)數(shù)

7、模混合集成電路(Mixed IC)既包含數(shù)字電路，又包含模擬電路，將成為今后集成電路的主力軍。3. 按半導(dǎo)體制造工藝分類雙極型工藝(Bipolar Technology)、CMOS工藝(能夠在同一芯片上制作NMOS和PMOS器件的工藝)、BICMOS工藝(能夠在同一芯片上制作Bipolar和CMOS器件的工藝)、BCD工藝(能夠在同一芯片上制作Bipolar,CMOS和DMOS器件的工藝)等。4. 按集成度高低分類所謂集成電路的集成度，就是指單塊芯片上所容納的元件數(shù)目。集成度越高，所容納的元件數(shù)目越多。隨著集成度的提高，IC及使用IC的電子設(shè)備的功能進(jìn)一步增強(qiáng)，速度和可靠性進(jìn)一步提高，功耗、體

8、積、重量、產(chǎn)品成本進(jìn)一步減小，因此集成度是IC技術(shù)進(jìn)步的標(biāo)志。年代集成電路規(guī)模集成度1960年以前分離元件120世紀(jì)60年代前期小規(guī)模集成電路(Small Scale Integrated Circuits, SSI)1095. 按應(yīng)用領(lǐng)域分類集成電路按應(yīng)用領(lǐng)域可分為通用集成電路和專用集成電路(Application Specific Integrated Circuits, ASIC)。所謂專用集成電路ASIC,籠統(tǒng)來說，就是指為了某種或某些特定用途而為特定用戶定制的IC,如衛(wèi)星芯片、某種玩具里的控制芯片、某電源的管理芯片等;不屬于ASIC的標(biāo)準(zhǔn)件的IC就是通用IC,如商用ROM、DRAM、

9、SRAM、CPU等。6. 按外形分類集成電路按外形可分為圓形(金屬外殼晶體管封裝型，一般適合用于大功率器件)、扁平型(穩(wěn)定性好，體積小，一般適合用于大功率器件)、雙列直插型(適合于典型集成電路)和方形陣列型(適合于超大規(guī)模集成電路)。(四) 集成電路工作電壓、溫度范圍1. 電源電壓集成電路都需要有電源供電，其電源電壓是一個(gè)重要參數(shù)，常用的電源電壓有40V、36V、 18V、32V、16V、30V、15V、18V、16V、15V、12V、5V、3.3V、2.5V、1.8V等。有的IC允許較寬的電源電壓范圍?，F(xiàn)在IC的電源電壓有越來越低的趨勢(shì)，最常用的為5V和3.3V。2. 工作溫度范圍集成電路按

10、照溫度等級(jí)可以分為如下表所示。應(yīng)用級(jí)別溫度范圍商業(yè)級(jí)(民用級(jí))070工業(yè)級(jí)-4085軍用級(jí)-55125(一)(二)(三)(四)(五) 集成電路生命周期對(duì)于邏輯集成電路來說，其生命周期一般經(jīng)歷“推行(引進(jìn))、成長(zhǎng)、成熟、衰退、過時(shí)”這幾個(gè)過程。設(shè)計(jì)時(shí)，盡量選用成熟期或成長(zhǎng)期的器件，處于衰退期末端和進(jìn)入過時(shí)(淘汰)階段的器件不要選用。(六) 集成電路主流品牌前20強(qiáng) (2016)品牌名品牌屬地產(chǎn)品種類(細(xì)分類)部分代理商英特爾 Intel美國(guó)CPU等Arrow、Avnet、Synnex三星 Samsung韓國(guó)存儲(chǔ)器、ASIC等WPG、Burnon高通 Qualcomm美國(guó)無線技術(shù)ASIC及服務(wù)各地

11、辦事處博通 Broadcom美國(guó)有線及無線通信IC科通、Avnet海力士 Hynix韓國(guó)存儲(chǔ)器Protech、WPG美光 Microm美國(guó)存儲(chǔ)器WPG、Cytech德州儀器 TI美國(guó)通用IC、DSP等Arrow、Avnet、WPG東芝 TOSHIBA日本通用及專用ICArrow、Avnet、WPG恩智浦 NXP1荷蘭通用IC、MCU、射頻IC等WPG、Arrow聯(lián)發(fā)科 MEDAIEK中國(guó)臺(tái)灣無線通信、數(shù)碼媒體IC設(shè)計(jì)上海晨思、品佳英飛凌 Infineon德國(guó)MCU、射頻ICArrow、Avnet意法半導(dǎo)體 ST法國(guó)通用IC、MCU等Arrow、Avnet蘋果 Apple美國(guó)CPU-索尼 SON

12、Y日本數(shù)碼媒體IC等Powertek英偉達(dá) NVIDIA美國(guó)GPUSynnex瑞薩 RENESAS日本通用IC、MCU等Avnet、WPG安森美 ON Semiconductor美國(guó)通用IC等Arrow、Avnet超威 AMD美國(guó)CPU等健威、Avnet海思 HiSilicon中國(guó)CPU等-夏普 Sharp日本-1 被高通收購(gòu)Source: （1）/news/detail/dy94003_p1.html（2）IC Insights (七) 供應(yīng)商分類在電子元器件行業(yè)中，采購(gòu)的渠道從大的方面分類，可以分為從廠家(是指整個(gè)品牌，而非此品牌其中某個(gè)具體生產(chǎn)地的

13、工廠)直接采購(gòu)和從分銷商(也稱貿(mào)易商)處采購(gòu)。其中分銷商按授權(quán)情況來分，有授權(quán)分銷商、獨(dú)立分銷商、混合分銷商、目錄分銷商。1. 授權(quán)分銷商授權(quán)分銷商俗稱代理商，是指經(jīng)過廠家授權(quán)，與廠家簽訂了銷售協(xié)議的分銷商。一般來說一個(gè)分銷商代理的元器件的品牌可能有很多，同樣的，同一個(gè)品牌的授權(quán)分銷商也可以有好幾個(gè)。如果需求量不大，得不到原廠直接支持時(shí)，可以尋求代理商的幫助。2. 獨(dú)立分銷商獨(dú)立分銷商，有時(shí)也稱為(普通)貿(mào)易商，其實(shí)就是指非授權(quán)分銷商，他們沒有與元器件廠家簽訂協(xié)議，所以貨源可以從各種集道進(jìn)貨，這樣的好處是靈活性高，調(diào)貨方便，但是同時(shí)也帶來了假冒風(fēng)險(xiǎn)。如果需要原廠已經(jīng)停產(chǎn)的元件，這個(gè)渠道可能容易

14、滿足需求。3. 混合分銷商混合分銷商是指其銷售的元器件中，有的品牌是獲得了原廠授權(quán)的，有的品牌是沒獲得原廠授權(quán)的。對(duì)于混合分銷商，要看其所獲得授權(quán)的是什么樣的品牌，越是國(guó)際大品牌，對(duì)授權(quán)的要求越高，所以如果能夠獲得大品牌的授權(quán)，說明這個(gè)分銷商是得到了嚴(yán)格考核的，所以這種混合分銷商較為可靠。4. 目錄分銷商目錄分銷商主要是針對(duì)研發(fā)階段的樣品需求服務(wù)的分銷商。他們能提供種類繁多的小批量產(chǎn)品，并且把這些現(xiàn)貨產(chǎn)品編成目錄的形式。目錄分銷商的貨源一般也是直接從原廠進(jìn)貨，貨源也是可靠的。他們的特點(diǎn)是貨期短(因?yàn)槌洮F(xiàn)貨)，價(jià)格很高，而且只按小批量來銷售。二、 集成電路設(shè)計(jì)(一) 設(shè)計(jì)方法為了以最低的成本和

15、可選的方法實(shí)現(xiàn)特定的功能和性能，設(shè)計(jì)者必須選擇一種合適的設(shè)計(jì)方法。1. 全定制設(shè)計(jì)方法全定制設(shè)計(jì)方法就是按所要設(shè)計(jì)的集成電路規(guī)定功能、性能要求，對(duì)電路的結(jié)構(gòu)布局、布線均進(jìn)行專門的最優(yōu)化設(shè)計(jì)。這種設(shè)計(jì)方法適用于要求得到最高速度、最低功耗和最省面積的芯片設(shè)計(jì)，但這是以花費(fèi)大量的設(shè)計(jì)時(shí)間為代價(jià)的。2. 半定制設(shè)計(jì)方法半定制設(shè)計(jì)方法就是利用一定規(guī)格的功能塊，按用戶要求利用專門設(shè)計(jì)的軟件進(jìn)行必要的連接，從而設(shè)計(jì)出所需要的集成電路。半定制設(shè)計(jì)方法需要較短的設(shè)計(jì)時(shí)間。(1)可編程邏輯器件的設(shè)計(jì)法。這種設(shè)計(jì)風(fēng)格為快速原型設(shè)計(jì)和節(jié)約芯片成本的設(shè)計(jì)，尤其是為低產(chǎn)量的應(yīng)用設(shè)計(jì)提供了一種方法。(2)門陣列的設(shè)計(jì)法。門

16、陣列是指在一個(gè)芯片上把形狀和尺寸完全相同的單元排列成陣列，每個(gè)單元內(nèi)部含有若干器件，單元之間留有縱向尺寸固定的布線通道。(3)標(biāo)準(zhǔn)單元的設(shè)計(jì)法。(二) 模塊化設(shè)計(jì)為了提高設(shè)計(jì)效率、縮短設(shè)計(jì)周期，可以首先將復(fù)雜的電路劃分為若干模塊，各個(gè)設(shè)計(jì)小組按照統(tǒng)一的標(biāo)準(zhǔn)設(shè)計(jì)各自的模塊，然后分別完成各個(gè)模塊的晶體管級(jí)電路仿真和版圖驗(yàn)證，最后在此基礎(chǔ)上完成整個(gè)系統(tǒng)的集成。這就是模塊化設(shè)計(jì)的概念。(三) 設(shè)計(jì)流程（圖）(四) 設(shè)計(jì)規(guī)則1. 概念版圖設(shè)計(jì)規(guī)則是連接集成電路設(shè)計(jì)與制造的橋梁。如何向電路設(shè)計(jì)及版圖設(shè)計(jì)工程師精確說明工藝線的加工能力，就是設(shè)計(jì)規(guī)則描述的內(nèi)容。這些規(guī)定是以版圖中各層幾何圖形的寬度、間距及重疊

17、量等最小容許值的形式出現(xiàn)的。2. 表示方法(1)以微米為單位的“自由格式”?；趯?shí)際真實(shí)尺寸的微米規(guī)則，對(duì)于所有容差都有合理精確的限定，微米規(guī)則通常會(huì)給出制造中所要用到的最小尺寸、間距及交疊等的一覽表。這種方法的好處是各尺寸可相對(duì)獨(dú)立地選擇，可以把每個(gè)尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點(diǎn)是對(duì)于一個(gè)設(shè)計(jì)任務(wù)要有一整套數(shù)字,而不能按比例放大、縮小。(2)以為單位的“規(guī)整格式”。美國(guó)學(xué)者M(jìn)ead和Conway首先提出規(guī)則的基本思想。該規(guī)則是建立在單一參數(shù)之上，取最小溝長(zhǎng)的一半，其他的尺寸都用的整數(shù)倍來表示。三、 集成電路制造(一) 簡(jiǎn)述集成電路通常是在一片硅圓片上制作出來的。硅圓片上面的

18、微芯片(die)簡(jiǎn)稱芯片，又稱管芯，是未封裝的集成電路，即前面提到的裸片，而硅圓片通常稱為襯底。隨著集成電路制造工藝的不斷發(fā)展，硅片的直徑從最初不到lin發(fā)展到今天的12in(約300mm)以及未來的18in(約450mm)的硅圓片。隨著硅圓片直徑的不斷增加，一片硅圓片上將能制造出更多的芯片，從而使制造成本大幅降低。(二) 基本制造過程5個(gè)主要制造階段：硅片制備、芯片制造、芯片測(cè)試/揀選、裝配與封裝、終測(cè)。首先是硅片制造廠商將硅從原材料沙中提煉出來，生產(chǎn)成硅錠，然后再切割成一片片可以用來制造芯片的薄硅圓片裸露的硅圓片送到代工廠即可進(jìn)行芯片制造。芯片制造便是通常所說的集成電路的流片過程。利用平面

19、光刻工藝，通過清洗、制膜、光刻、刻蝕、摻雜等工藝步驟，將GDS-II文件對(duì)應(yīng)的圖形永久性地刻蝕在硅片上即完成了集成電路的芯片制造過程。芯片制造完成后，硅片被送到測(cè)試、揀選區(qū)，在那里進(jìn)行單個(gè)芯片的探測(cè)和電學(xué)檢測(cè)。測(cè)試合格的芯片，繼續(xù)送往裝配、封裝廠，進(jìn)行壓焊、裝配和封裝。最后進(jìn)行各種嚴(yán)格的電氣測(cè)試和老化試驗(yàn)，檢測(cè)合格后進(jìn)入市場(chǎng)。(三) 技術(shù)水平衡量標(biāo)準(zhǔn)1. 集成度(Integration Level)集成度是指一個(gè)IC芯片所包含的元件數(shù)目(晶體管或門數(shù)，包括有源和無源元件),是IC技術(shù)進(jìn)步的標(biāo)志。為節(jié)省芯片面積普遍采用了多層布線結(jié)構(gòu)，現(xiàn)已達(dá)到10多層金屬布線。晶片集成(Wafer Scale I

20、ntegration,WSI)和3D (3 Dimension)集成技術(shù)也正在研究開發(fā)。2. 特征尺寸(Feature Size)特征尺寸(Feature Size或Critical Dimension)定義為器件中最小線條寬度。減小特征尺寸是提高集成度、改進(jìn)器件性能的關(guān)鍵。特征尺寸的減小主要取決于光刻技術(shù)的改進(jìn)。芯片制造工藝從1971年開始，經(jīng)歷了從10微米級(jí)到最新10納米級(jí)的跨越。3. 晶片直徑(Wafer Diameter)為了提高集成度，可適當(dāng)增大芯片面積。然而，芯片面積的增大導(dǎo)致每個(gè)圓片內(nèi)包含的芯片數(shù)減少，從而使生產(chǎn)效率降低，成本提高。采用更大直徑的晶片可解決這一問題。當(dāng)前的主流晶圓

21、的尺寸為8in和12in，正在向18in晶圓邁進(jìn)。4. 芯片面積(Chip Area)隨著集成度的提高，每顆芯片所包含的晶體管數(shù)不斷增多，平均芯片面積也隨之增大。芯片面積的增大也帶來一系列新的問題，如大芯片封裝技術(shù)、成品率以及由于每個(gè)大圓片所含芯片數(shù)減少而引起的生產(chǎn)效率降低等。5. 封裝 (Package)IC的封裝最初采用插孔封裝(Through-Hole Package,THP)形式。為適應(yīng)電子設(shè)備高密度組裝的要求，表面安裝封裝(Surface-Mount Package,SMP)技術(shù)已廣泛應(yīng)用。SMP不僅體積小而且可安裝在印制電路板的兩面，使電路板的費(fèi)用降低60%，并使性能得到改進(jìn)。近幾

22、年系統(tǒng)級(jí)封裝技術(shù)(System in Package,SIP)也得到迅速發(fā)展，SIP能最大限度地優(yōu)化系統(tǒng)性能、降低成本、提高集成度。(四) 產(chǎn)業(yè)簡(jiǎn)述（2017）1. 晶圓行業(yè)市場(chǎng)研究機(jī)構(gòu)IC Insights此前公布了20162020年全球晶圓產(chǎn)能報(bào)告，顯示全球營(yíng)運(yùn)中的12寸（300mm）晶圓廠數(shù)量預(yù)期在2017年可達(dá)到108座。到2020年底，預(yù)期達(dá)到117座，最高峰數(shù)量可達(dá)到125座左右。12寸晶圓廠數(shù)量持續(xù)成長(zhǎng)，同時(shí)18寸晶圓技術(shù)持續(xù)邁向量產(chǎn)。因微影技術(shù)的挑戰(zhàn)，設(shè)備業(yè)者ASML在2014年3月宣布將暫時(shí)延遲18寸晶圓設(shè)備的開發(fā)，意味著該尺寸晶圓的試產(chǎn)可能要到2019年以后才會(huì)發(fā)生，而量產(chǎn)

23、則還要再23年。全球不同尺寸硅片市場(chǎng)現(xiàn)狀及發(fā)展預(yù)測(cè)300mm硅片也就是12英寸硅片，自2009年起成為全球硅圓片需求的主流（大于50%），預(yù)計(jì)2017 年將占硅片市場(chǎng)需求大于75%的份額。12寸的流片工藝是半導(dǎo)體制造中的很重要的工藝，大陸新建的晶圓代工廠，大多是12寸的工廠。目前，12英寸硅片主要用于生產(chǎn)90nm-28nm及以下特征尺寸（16nm和14nm）的存儲(chǔ)器、數(shù)字電路芯片及混合信號(hào)電路芯片。中國(guó)對(duì)12寸硅片的需求量，也開始起來了，從半導(dǎo)體市場(chǎng)的需求量來看，大概從2004年開始，中國(guó)的需求量已經(jīng)超過美國(guó)成為全球半導(dǎo)體需求最大的國(guó)家，2010年左右，中國(guó)大陸半導(dǎo)體的需求量占全球的50%，2

24、016年，基本占全球需求量的60%。但同時(shí)中國(guó)的集成電路產(chǎn)業(yè)生產(chǎn)量不夠，所以現(xiàn)在集成電路已經(jīng)成為中國(guó)大陸進(jìn)口額最多的單一項(xiàng)目，連續(xù)數(shù)年超過了石油的進(jìn)口額，嚴(yán)重依賴進(jìn)口。因此，目前國(guó)家成立的集成電路產(chǎn)業(yè)投資基金（大基金）及地方政府成立的集成電路專項(xiàng)基金，目的就是加速集成電路產(chǎn)業(yè)的發(fā)展和提升，希望在2025年前，國(guó)內(nèi)IC行業(yè)的自給率從目前的15%左右上升到至少50%。最上游的是設(shè)計(jì)公司，這在我們國(guó)內(nèi)現(xiàn)在發(fā)展地相當(dāng)不錯(cuò)，有幾家公司都可以設(shè)計(jì)到16nm、14nm；在產(chǎn)業(yè)鏈后端，國(guó)內(nèi)IC Wafer Fabrication已經(jīng)起來，封裝測(cè)試海峽兩岸已是全球第一，這方面大陸的進(jìn)展比臺(tái)灣還要快些；另外，產(chǎn)品

25、組裝已是世界第一，例如iPhone；End-user consumers亦是全球第一。國(guó)內(nèi)IC產(chǎn)業(yè)鏈后端很強(qiáng)，前端原料生產(chǎn)反而非常薄弱。多晶硅的原材料-高純度的石英，目前已知的全世界的儲(chǔ)量，中國(guó)最多，品質(zhì)最好，但我們之前卻是將石英還原成金屬硅后低價(jià)外銷，再高價(jià)進(jìn)口IC等級(jí)的多晶硅。以300mm半導(dǎo)體級(jí)的硅片為例，目前國(guó)內(nèi)的產(chǎn)量幾乎為零，而日本的信越和SUMCO，這兩家的產(chǎn)能和實(shí)際供應(yīng)量總和占全球2/3以上。半導(dǎo)體級(jí)的硅片，不僅是產(chǎn)業(yè)鏈缺失的重要一環(huán)，也是國(guó)家安全戰(zhàn)略發(fā)展的需要。2. 代工行業(yè)根據(jù)TrendForce旗下拓墣產(chǎn)業(yè)研究院最新報(bào)告指出，受到高運(yùn)算量終端裝置以及資料中心需求的帶動(dòng)，20

26、17年全球晶圓代工總產(chǎn)值約573億美元，較2016年成長(zhǎng)7.1%，全球晶圓代工產(chǎn)值連續(xù)5年年成長(zhǎng)率高于5%。從應(yīng)用來看，高運(yùn)算量相關(guān)應(yīng)用持續(xù)帶動(dòng)半導(dǎo)體產(chǎn)業(yè)對(duì)先進(jìn)制程的需求，2017年10nm制程開始放量，預(yù)估2017年半導(dǎo)體整體產(chǎn)值年成長(zhǎng)率7.1%當(dāng)中，超過95% 的成長(zhǎng)動(dòng)能來自10nm的銷售貢獻(xiàn)，開始成為晶圓代工產(chǎn)值成長(zhǎng)最重要的引擎。全球排名第一的臺(tái)積電產(chǎn)能規(guī)模龐大加上高于全球平均水準(zhǔn)的年成長(zhǎng)率，市占率達(dá)55.9%，持續(xù)拉大與競(jìng)爭(zhēng)者的距離；全球排名第二的格羅方德受惠于新產(chǎn)能的開出與產(chǎn)能利用率提升，2017年?duì)I收呈現(xiàn)年增8.2 %的相對(duì)高成長(zhǎng)表現(xiàn)；排名第三的聯(lián)電于今年量產(chǎn)14nm，但僅占全年?duì)I

27、收約1%，然而，在整體產(chǎn)能提升與產(chǎn)品組合轉(zhuǎn)換帶動(dòng)下，實(shí)際營(yíng)收年成長(zhǎng)率達(dá)6. 8%；排名第四的三星（Samsung）與臺(tái)積電同為10nm制程技術(shù)先驅(qū)，因采用的大客戶僅有高通（Qualcomm），致使成長(zhǎng)受限；排名第五的中芯雖然持續(xù)擴(kuò)大資本支出，然而，受限于2017年實(shí)際開出的產(chǎn)能有限與28nm良率的瓶頸未突破，使得成長(zhǎng)率低于全球市場(chǎng)平均。展望2018年，除7nm先進(jìn)制程節(jié)點(diǎn)將帶動(dòng)整體產(chǎn)值之外，2018年也是5G試營(yíng)運(yùn)重要的觀察年，第三代半導(dǎo)體的代工服務(wù)所帶來的產(chǎn)業(yè)生態(tài)鏈變化，同為市場(chǎng)值得關(guān)注的重點(diǎn)。四、 集成電路測(cè)試(一) 芯片測(cè)試意義集成電路測(cè)試是指導(dǎo)產(chǎn)品設(shè)計(jì)、生產(chǎn)和使用的重要依據(jù)，是提高產(chǎn)品

28、質(zhì)量和可靠性、進(jìn)行全面質(zhì)量管理的有效措施。集成電路測(cè)試可以在以下不同層次中進(jìn)行，在越早層次測(cè)試出故障芯片，則可維持越低制造成本。在不同層次中測(cè)出故障芯片所需要的費(fèi)用分別為：(1)芯片級(jí) $0.01$0.1 (2)封裝芯片級(jí) $0. 1-$ 1 (3)板級(jí) $1$10 (4)系統(tǒng)級(jí) $10$10(5)現(xiàn)場(chǎng) $100 $1000 (二) 測(cè)試技術(shù)分類1. 按測(cè)試階段分類按測(cè)試階段分類，可分為器件開發(fā)階段的測(cè)試和制造階段的測(cè)試。(1) 器件開發(fā)階段的測(cè)試包括特征分析。保證設(shè)計(jì)的正確性，決定器件的性能參數(shù)。產(chǎn)品測(cè)試。確保器件的規(guī)格和功能正確的前提下減少測(cè)試時(shí)間提高成本效率。可靠性測(cè)試。保證器件在規(guī)定的

29、年限之內(nèi)能正確工作，包括篩選測(cè)試和壽命測(cè)試。來料檢查。保證在系統(tǒng)生產(chǎn)過程中所有使用的器件都能滿足它本身規(guī)格書要求，并能正確工作。(2)制造階段的測(cè)試包括圓片測(cè)試。在圓片測(cè)試中，要讓測(cè)試儀管腳與器件盡可能地靠近，保證電纜、測(cè)試儀和器件之間的阻抗匹配，以便于時(shí)序調(diào)整和矯正。因而探針卡的阻抗匹配和延時(shí)問題必須加以考慮。封裝測(cè)試。器件插座和測(cè)試頭之間的電線引起的電感是芯片載體及封裝測(cè)試的一個(gè)首要的考慮因素。特征分析測(cè)試。包括門臨界電壓、多域臨界電壓、旁路電容、金屬場(chǎng)臨界電壓、多層間電阻、金屬多點(diǎn)接觸電阻、擴(kuò)散層電阻、接觸電阻以及FET寄生漏電等參數(shù)測(cè)試。2. 按測(cè)試目的分類根據(jù)測(cè)試的目的，可以分為以下

30、5種類型。(1)電學(xué)測(cè)試電學(xué)測(cè)試是從待測(cè)器件中鑒別并分離出有電氣故障的器件。一個(gè)電氣故障就是其中一個(gè)單元沒有達(dá)到器件的性能規(guī)格。(2)老化測(cè)試?yán)匣瘻y(cè)試是對(duì)封裝好的電路進(jìn)行可靠性測(cè)試(Reliability test)，它的主要目的是為了檢出早期失效的器件，稱為lnfant Mortality。(3)特性測(cè)試特性測(cè)試也稱為設(shè)計(jì)測(cè)試或驗(yàn)證測(cè)試。這類測(cè)試在生產(chǎn)之前進(jìn)行，目的是驗(yàn)證設(shè)計(jì)的正確性，并且器件要滿足所有的需求規(guī)范。需要進(jìn)行功能測(cè)試和全面的AC/DC測(cè)試。特性測(cè)試確定器件工作參數(shù)的范圍。(4)生產(chǎn)測(cè)試每一塊加工的芯片都需要進(jìn)行生產(chǎn)測(cè)試，它沒有特性測(cè)試全面，但必須判定芯片是否符合設(shè)計(jì)的質(zhì)量和要求

31、。它對(duì)每一個(gè)器件進(jìn)行一次性的檢查，不重復(fù)。只是在正常環(huán)境下測(cè)試這些DUT的參數(shù)是否符合器件的規(guī)格指標(biāo)。(5)成品檢測(cè)將采購(gòu)到的器件集成到系統(tǒng)之前，系統(tǒng)制造商都要進(jìn)行成品檢測(cè)。根據(jù)具體情況，這個(gè)測(cè)試可以與生產(chǎn)測(cè)試相似，或者比生產(chǎn)測(cè)試更全面，甚至可以在特定的應(yīng)用系統(tǒng)中測(cè)試。(三) 主要測(cè)試方法1. 數(shù)字VLSI測(cè)試(1)CMOS測(cè)試。通過給電路一組輸入刺激，將芯片作出的實(shí)際響應(yīng)和理論值比較，即可確定它是否能正常工作(2)組合電路測(cè)試。自動(dòng)測(cè)試矢量生成(ATPG)是為測(cè)試電路而生成測(cè)試矢量的過程。該算法首先給電路插入一個(gè)故障，然后通過各種機(jī)制激活這個(gè)故障，并將它產(chǎn)生的響應(yīng)通過硬件傳導(dǎo)到電路的輸出端，

32、輸出信號(hào)與無故障電路的期望值不同，就可以檢測(cè)到這個(gè)故障。(3)時(shí)序電路測(cè)試。目前，幾乎所有的數(shù)字電路都要用到時(shí)序電路。這些電路通常由組合邏輯和觸發(fā)器構(gòu)成，它們的測(cè)試最為復(fù)雜。2. 模擬VLSI測(cè)試(1)設(shè)計(jì)特征化測(cè)試，確定設(shè)計(jì)是否滿足規(guī)格。(2)驗(yàn)證測(cè)試，確定器件未通過測(cè)試的原因。(3)生產(chǎn)測(cè)試，用于大量線性或混合信號(hào)電路。(四) 可測(cè)性設(shè)計(jì)1. 背景 隨著集成電路設(shè)計(jì)進(jìn)人VLSI技術(shù)時(shí)代，對(duì)芯片的全部狀態(tài)和功能進(jìn)行完全地測(cè)試是不現(xiàn)實(shí)的，某種意義上可認(rèn)為完全測(cè)試是一種無窮盡的測(cè)試方法。為了解決測(cè)試的問題，人們提出了可測(cè)性設(shè)計(jì)(Design For Testability,DFT)?？蓽y(cè)性設(shè)計(jì)需

33、要在電路設(shè)計(jì)之初就考慮測(cè)試的問題，將可測(cè)試設(shè)計(jì)作為邏輯設(shè)計(jì)的一部分加以設(shè)計(jì)和優(yōu)化。2. 基本原理轉(zhuǎn)變測(cè)試思想，將輸入信號(hào)的枚舉與排列的測(cè)試方法(即完全測(cè)試)，轉(zhuǎn)變?yōu)閷?duì)電路內(nèi)各個(gè)節(jié)點(diǎn)的測(cè)試，降低測(cè)試的復(fù)雜性。3. 實(shí)現(xiàn)方法包括將復(fù)雜的邏輯電路分塊；采用附加邏輯和電路使測(cè)試生成容易，并能覆蓋全部的硬件節(jié)點(diǎn)添加自檢測(cè)模塊，使測(cè)試具有智能化和自動(dòng)化。4. 缺點(diǎn) 由于它對(duì)設(shè)計(jì)本身增加了硬件開銷，也會(huì)在不同程度上影響系統(tǒng)的性能，因此必須慎重考慮。另外，可測(cè)性設(shè)計(jì)的測(cè)試生成通常是針對(duì)門級(jí)器件的外節(jié)點(diǎn)，而不是直接針對(duì)晶體管級(jí)。雖然直接針對(duì)晶體管級(jí)生成測(cè)試具有更高的定位精度，但測(cè)試的難度與工作量也大大增加。五、

34、 集成電路封裝(一) 封裝的含義集成電路芯片封裝狹義上是指利用掩膜技術(shù)及微細(xì)加工技術(shù)，將芯片及其他要素在基板上布置、粘貼固定和連接，引出接線端子并通過可塑性絕緣介質(zhì)灌封固定，構(gòu)成整體立體結(jié)構(gòu)的工藝。在更廣義上，封裝是指封裝工程。即將封裝體與基板連接固定，裝配成完整的系統(tǒng)和電子設(shè)備，從而實(shí)現(xiàn)整個(gè)系統(tǒng)的綜合功能。(二) 封裝的功能封裝實(shí)現(xiàn)的功能如下：(1)給集成電路芯片上的電路提供電流通路。電子封裝首先要能夠接通電源，使芯片導(dǎo)通電流。其次，要能夠?qū)⒉煌课坏碾妷呵‘?dāng)分布，以減少不必要的損耗。(2)分配進(jìn)人或離開集成電路芯片的信號(hào)。主要是指將電信號(hào)的延遲盡可能減小。對(duì)于高頻信號(hào)，還應(yīng)考慮信號(hào)之間的串

35、擾，合理分配信號(hào)線和接地線。(3)耗散集成電路芯片產(chǎn)生的熱量。對(duì)于功耗大的芯片，封裝還應(yīng)考慮附加散熱片或者使用強(qiáng)制水冷、風(fēng)冷的方式，保證在要求的溫度范圍內(nèi)芯片能夠正常穩(wěn)定地工作。(4)支撐和保護(hù)集成電路芯片不受惡劣環(huán)境的影響。芯片制造完成后，在封裝前一直處于周圍環(huán)境的威脅之中而且在使用中，有些工作環(huán)境極為惡劣，因此必須將芯片嚴(yán)加保護(hù)?？梢宰鲞@樣的比喻，如果將各種集成電路芯片與電路元器件看作人類的頭腦與身體內(nèi)部的各種器官，封裝就是將器官組合在一起的肌肉骨架，封裝中的連線就是血管神經(jīng)，提供電源電壓與電路信號(hào)，從而充分發(fā)揮產(chǎn)品的功能。(三) 封裝過程封裝工程開始于集成電路芯片制成之后，包括集成電路芯

36、片的粘貼固定、互連、密封保護(hù)、與電路板連接、系統(tǒng)組合，直到最終產(chǎn)品完成前的所有過程。通常以下列三個(gè)不同的層次來描述封裝過程。第一級(jí)（也稱芯片級(jí)封裝）。指集成電路芯片與封裝基板或引腳架之間粘貼固定、電路連線與密封保護(hù)的工藝，使之成為易于取放輸送，并可在下一級(jí)組裝進(jìn)行連接的模塊。就是在半導(dǎo)體圓片劃片以后，將一個(gè)或多個(gè)集成電路芯片用適宜的封裝形式封裝起來，并使芯片的焊盤與封裝管殼的外引腳用引線鍵合(Wire Bonding, WB)、載帶自動(dòng)焊(Tape Automated Bonding,TAB)或倒裝芯片鍵合(Flip Chip Bonding,FCB)連接起來，使之成為有實(shí)用功能的模塊或組件。

37、一級(jí)封裝包括單芯片模塊(Single Chip Module, SCM)和多芯片模塊(Multi Chip Module,MCM)兩大類。應(yīng)該說，一級(jí)封裝包含了從圓片劃片到電路測(cè)試的整個(gè)工藝過程，還包括單芯片模塊和多芯片模塊的設(shè)計(jì)和制作。第二級(jí)（也稱板級(jí)封裝）。將數(shù)個(gè)第一級(jí)完成的封裝與其他電子元器件組成一個(gè)電路板卡的工藝。二級(jí)封裝就是將一級(jí)集成電路封裝產(chǎn)品連同元器件一同安裝到印刷電路板(Printed Circuit Board,PCB)或其他基板上，成為部件或子系統(tǒng)。這一級(jí)所采用的安裝技術(shù)包括通孔安裝技術(shù) (Through Hole Technology,THT)、 表面安裝技術(shù) (Surf

38、ace Mount Technology, SMT) 和芯片直接安裝技術(shù)(Direct Chip Attach,DCA)。第三級(jí)（也稱系統(tǒng)封裝）。將數(shù)個(gè)第二級(jí)完成的封裝組裝成的電路板卡組合在一個(gè)主電路板上使之成為個(gè)系統(tǒng)的工藝。三級(jí)封裝就是將二級(jí)封裝的產(chǎn)品通過選層、互連插座或柔性電路板與母板連接起來，形成三維立體封裝，構(gòu)成完整的整機(jī)系統(tǒng)。(四) 封裝分類1. 按芯片的外型、結(jié)構(gòu)分類DIP、S-DIP、SIP、ZIP、PGA、BGA、CSP、MSP、SVP、SOP、QFP、CLCC、PLCC、SOJ、LGA、TCP等，其中前五種屬引腳插人型，后十種為表面安裝型，最后一種是載帶自動(dòng)鍵合型。DIP(D

39、ual In-line Package)雙列直插式封裝。該類型是插人式封裝中最常見的一種，電氣性能優(yōu)良，易于散熱，可制成大功率器件。S-DIP(Shrink Dual In-line Package)收縮雙列直插式封裝。該類型的引腳在芯片兩側(cè)排列，芯片集成度高于DIP。 DIP-24DIP-16 DIP-32S-DIPSIP(Single In-line Package)單列直插式封裝。該類型的引腳在芯片單側(cè)排列，引腳間距等特征與DIP基本相同。ZIP(Zigzag In-line Package) Z型引腳直插式封裝。該類型的引腳也在芯片單側(cè)排列，只是引腳比SIP粗短些，間距等特征也與DIP

40、基本相同。 SIP ZIPPGA(Pin Grid Array)針柵陣列插人式封裝。封裝底面垂直陣列布置引腳插腳，如同針柵。常用于高速超大規(guī)模集成電路。BGA(Ball Grid Array)球柵陣列封裝。表面安裝型封裝的一種，在基板背面布置二維陣列的球形端子作為引腳，而不采用針形引腳，與PGA相比不會(huì)出現(xiàn)針腳變形問題。CSP(Chip Size Package)芯片級(jí)封裝。一種超小型表面安裝型封裝，其引腳也是球形端子。MSP(Mini Square Package)微方型封裝。表面安裝型封裝的一種，又稱QFI。引腳端子從封裝的四個(gè)側(cè)面引出，呈I字形向下方延伸，沒有向外突出的部分，占用面積小。

41、SVP(Surface-mounted Vertical Package)表面安裝型垂直封裝。引腳端子從封裝的一個(gè)側(cè)面引出，引腳在中間部位彎成直角，彎曲引腳的端部與PCB鍵合，為垂直安裝的封裝。SOP(Small 0ut-line Package)小外型封裝。表面安裝型封裝的一種，引腳端子從封裝的兩個(gè)側(cè)面引出，呈L字形。QFP(Quad Flat Package)四方扁平封裝。表面安裝型封裝的一種，引腳端子從封裝的兩個(gè)側(cè)面引出，呈L字形，引腳數(shù)可達(dá)300以上。四方扁平封裝外形尺寸較小，寄生參數(shù)小，適合高頻應(yīng)用，操作方便，可靠性高。CLCC(Ceramic Leaded Chip Carrier

42、)陶瓷有引線封裝載體。在陶瓷基板的四個(gè)側(cè)面都設(shè)有引腳的表面安裝型封裝。用于高速、高頻集成電路封裝。 SOP QFP CLCCPLCC(Plastic Leaded Chip Carrier)塑料有引線芯片載體。這也是一種四個(gè)側(cè)面都設(shè)有引腳的表面安裝型封裝，同樣用于高速、高頻集成電路。SOJ(Sma11 0ut-lined J-leaded Package)小外形J引腳封裝。引腳端子從封裝的兩個(gè)側(cè)面引出，呈J字形。 PLCC SOJLGA(Land Grid Array)觸點(diǎn)陣列封裝。即在底面制作有陣列狀態(tài)電極觸點(diǎn)的封裝。組裝時(shí)插入插座即可。2. 其他分類(1)按芯片的裝載方式分類裸芯片在裝載時(shí)

43、，有電極的一面可以朝上也可以朝下。因此，芯片就有正裝片和倒裝片之分。布線面朝上為正裝片，反之為倒裝片。另外，裸芯片在裝載時(shí)，它們的電氣連接方式亦有所不同，有的采用有引線鍵合方式，有的則采用無引線鍵合方式。(2)按芯片的基板類型分類基板的作用是搭載和固定裸芯片，同時(shí)兼有絕緣、導(dǎo)熱、隔離及保護(hù)作用，它是芯片內(nèi)外電路連接的橋梁。從材料上看，基板有有機(jī)和無機(jī)之分；從結(jié)構(gòu)上看，基板有單層、雙層、多層和復(fù)合結(jié)構(gòu)之分。(3)按芯片的封接或封裝方式分類裸芯片及其電極和引線的封接或封裝方式可以分為兩類，即氣密性封裝和樹脂封裝。氣密性封裝中，根據(jù)封裝材料的不同又可分為金屬封裝、陶瓷封裝和玻璃封裝三種類型。(一)

44、新型封裝技術(shù)20世紀(jì)90年代初，集成電路發(fā)展到了超大規(guī)模階段，要求集成電路封裝向更高密度和更高速度發(fā)展，因此焊球陣列封裝技術(shù)應(yīng)運(yùn)而生，并很快成為主流產(chǎn)品。后來又開發(fā)出了各種封裝體積更小的芯片級(jí)封裝形式。也就是在同一時(shí)期，多芯片模塊技術(shù)蓬勃發(fā)展起來，被稱為電子封裝的一場(chǎng)革命。與此同時(shí)，由于電路密度和功能的需要，3D封裝和系統(tǒng)級(jí)封裝(SIP)也迅速發(fā)展起來。同時(shí)，倒裝芯片技術(shù)也越來越凸顯其地位。下面就對(duì)BGA、CSP、3D、SIP、MCM和倒裝芯片技術(shù)分別進(jìn)行介紹。1. 焊球陣列封裝焊球陣列封裝(BGA)是20世紀(jì)90年代初發(fā)展起來的一種新型封裝，其優(yōu)點(diǎn)是(1)電性能更好。BGA用焊球代替引線，引

45、出路徑短，減少了引腳延遲、電阻、電容和電感。(2)封裝密度更高。由于焊球是整個(gè)平面排列，因此對(duì)于同樣面積，引腳數(shù)更高。(3)BGA的間距與現(xiàn)有的表面安裝工藝和設(shè)備完全相容，安裝更可靠。(4)由于焊料熔化時(shí)的表面張力具有“自對(duì)準(zhǔn)”效應(yīng)，大大提高了安裝成品率。(5)BGA引腳牢固，轉(zhuǎn)運(yùn)方便。(6)焊球引出形式同樣適用于多芯片模塊和系統(tǒng)級(jí)封裝。2. 芯片級(jí)封裝芯片級(jí)封裝(CSP)和BGA是同一時(shí)代的產(chǎn)物，是整機(jī)小型化、便攜化的結(jié)果。CSP的定義是大規(guī)模集成電路芯片封裝面積小于等于大規(guī)模集成電路芯片面積120%的封裝稱為CSP。其中圓片級(jí)CSP(Wafer Level Chip Size Packag

46、e,WLCSP)，因具有獨(dú)特的優(yōu)點(diǎn)，如可以多個(gè)圓片同時(shí)加工，較多的傳統(tǒng)工藝卻能減少了傳統(tǒng)封裝中的多次測(cè)試，因此世界上各大型集成電路封裝公司紛紛投人這類技術(shù)的研究、開發(fā)和生產(chǎn)。WLCSP的不足是目前引腳數(shù)較低，還沒有標(biāo)準(zhǔn)化和成本較高。3. 3D封裝3D封裝主要有三種類型。第一種埋置型3D封裝。是在各類基板內(nèi)或多層布線介質(zhì)層中“埋置”R、C或集成電路等元器件，最上層再貼裝表面安裝芯片(Surface Mounted Chip,SMC)和表面安裝器件(Surface Mounted Device,SMD)來實(shí)現(xiàn)立體封裝。第二種有源基板型3D封裝。是在硅圓片規(guī)模集成后的有源基板上再實(shí)行多層布線，最上層

47、再貼裝SMC和SMD,從而構(gòu)成立體封裝。第三種疊層型3D封裝。是在2D封裝的基礎(chǔ)上，把多個(gè)裸芯片、封裝芯片、多芯片模塊至圓片進(jìn)行疊層互連，構(gòu)成立體封裝。其中，疊層裸芯片封裝是發(fā)展最快的是3D封裝。原因有兩個(gè)，一是可以在增加功能的同時(shí)減薄封裝厚度。二是它所用的工藝基本上與傳統(tǒng)的工藝相容，經(jīng)過改進(jìn)很快能批量生產(chǎn)并投入市場(chǎng)。疊層裸芯片封裝有兩種疊層方式，一種是金字塔式，從底層向上裸芯片尺寸越來越小；另一種是懸梁式，疊層的芯片尺寸一樣大。4. 系統(tǒng)級(jí)封裝實(shí)現(xiàn)電子整機(jī)系統(tǒng)的功能，通常有兩個(gè)途徑。一種是系統(tǒng)級(jí)芯片(System on Chip,SoC)，即在單一的芯片上實(shí)現(xiàn)電子整機(jī)系統(tǒng)的功能；另一種是系統(tǒng)

48、級(jí)封裝(System in Package,SiP)，即通過封裝來實(shí)現(xiàn)整機(jī)系統(tǒng)的功能。這是兩條技術(shù)路線，在技術(shù)上和應(yīng)用上都是相互補(bǔ)充的關(guān)系。SoC主要用于應(yīng)用周期較長(zhǎng)的高性能產(chǎn)品，而SiP主要用于應(yīng)用周期較短的消費(fèi)類產(chǎn)品。SiP是使用成熟的組裝和互連技術(shù)，把各種集成電路如CMOS電路、GaAs電路、SiGe電路或者光電子器件、MEMS產(chǎn)品以及各類無源元件如電容、電感等集成到一個(gè)封裝體內(nèi)，實(shí)現(xiàn)整機(jī)系統(tǒng)的功能。美國(guó)佐治亞理工學(xué)院PRC研究開發(fā)的單級(jí)集成模塊(Single Integrated Module)簡(jiǎn)稱SLIM,就是SiP的典型代表。該項(xiàng)目完成后，在封裝效率、性能和可靠性方面提高10倍，而

49、尺寸和成本下降較大。5. 多芯片模塊組裝技術(shù)所謂多芯片模塊組裝，即是將多塊未封裝的集成電路芯片高密度安裝在同一基板上構(gòu)成一個(gè)完整的部件，該部件被普遍稱為多芯片模塊(Multi chip module,MCM)。20世紀(jì)80年代以前，所有的封裝都是面向器件的，而MCM可以說是面向系統(tǒng)或整機(jī)的。MCM的出現(xiàn)為電子系統(tǒng)實(shí)現(xiàn)小型化、模塊化、低功耗、高可靠性提供了更有效的技術(shù)保障。(1)MCM的種類MCM的分類有多種形式，目前普遍認(rèn)為有如下一些種類:MCM-L是采用多層印刷電路板制成的MCM,制造工藝較為成熟，生產(chǎn)成本較低。但是，因?yàn)樾酒陌惭b方式和基板的結(jié)構(gòu)有限，高密度布線困難，電性能較差，可以主要用

50、于30MHz以下的產(chǎn)品。MCM-C是采用厚膜技術(shù)和高密度多層布線技術(shù)在陶瓷基板上制成的MCM,無論結(jié)構(gòu)或制造工藝都與先進(jìn)的HIC(Hybrid Integrated Circuit)極為相似，主要用于30MHz50MHz的高可靠產(chǎn)品。MCM-D是采用薄膜技術(shù)將金屬材料淀積到陶瓷或硅、鋁基板上，光刻出信號(hào)線、電源線地線，并依次做成多層基板(可高達(dá)數(shù)十層)，具有組裝密度高，信號(hào)通道短，寄生效應(yīng)小，噪聲低等優(yōu)點(diǎn)，可明顯地改善系統(tǒng)的高頻性能，主要用在500MHz以上的高性能產(chǎn)品中。(2)MCM的特點(diǎn)MCM組裝密度高，互連線長(zhǎng)度極大縮短，與表面封裝器件相比，芯片間延遲減小了75%。MCM將多塊未封裝的集

51、成電路芯片高密度地安裝在同一基板上，極大地縮小了體積。MCM能將數(shù)字電路、模擬電路、功能器件、光電器件等合理地制作在同一部件內(nèi)，構(gòu)成多功能高性能子系統(tǒng)或系統(tǒng)。MCM技術(shù)的基板多選用陶瓷材料，與PCB基板相比，可靠性獲得了極大的提高。(3)MCM的應(yīng)用MCM的應(yīng)用范圍很廣，包括了從價(jià)格低廉的消費(fèi)電子產(chǎn)品到用于軍事、航天和醫(yī)療等領(lǐng)域的高性能電子產(chǎn)品。(4)MCM的發(fā)展趨勢(shì)MCM為電路設(shè)計(jì)者實(shí)現(xiàn)更高密度、更高頻率提供了良好的方法。最初的MCM主要用于航天及計(jì)算機(jī)領(lǐng)域，現(xiàn)在正朝著標(biāo)準(zhǔn)化、商品化方面發(fā)展。6. 倒裝芯片焊接技術(shù)(1)倒裝芯片焊接技術(shù)的起源起源于鍺硅半導(dǎo)體技術(shù)的熱壓焊是在分立晶體管時(shí)期唯一

52、的封裝技術(shù)，但加工過程的固有的缺陷會(huì)削弱焊接強(qiáng)度并增加電阻，使可靠性降低。IBM公司和貝爾實(shí)驗(yàn)室開始嘗試采用不密封芯片的方法來解決這個(gè)問題，即采用工作面向下的倒扣形式與陶瓷襯底互連，陶瓷襯底上采用薄膜或厚膜技術(shù)制作電路并貼裝無源器件，最后芯片用硅膠灌封。(2)倒裝芯片焊接技術(shù)的優(yōu)點(diǎn)與常用的芯片級(jí)互連技術(shù)引線鍵合和載帶焊相比，倒裝焊芯片級(jí)互連技術(shù)有很多優(yōu)點(diǎn)，例如焊球自對(duì)準(zhǔn)效應(yīng)、全陣列焊球結(jié)構(gòu)、高速高質(zhì)信號(hào)處理功能。(3)倒裝芯片焊接技術(shù)的發(fā)展近年來，倒裝芯片焊接技術(shù)最有創(chuàng)意的發(fā)展是底充膠工藝(Under Fill)的開發(fā)使用，由此可以使用有機(jī)基板襯底，或?qū)⑿酒苯拥寡b于具有價(jià)格優(yōu)勢(shì)的FR4印制電

53、路板。Tsukada等首次將低膨脹系數(shù)的硅芯片直接倒裝焊于有高膨脹系數(shù)的FR4印制電路板上，采用底充膠工藝方法，可靠性良好。至今，倒裝芯片技術(shù)已經(jīng)成為成熟工藝。7. 總結(jié)與展望封裝的發(fā)展內(nèi)因是技術(shù)的進(jìn)步與突破。(1)從技術(shù)層面看，集成電路封裝從DIP發(fā)展到現(xiàn)在的WLP、CSP、SiP,實(shí)現(xiàn)了從表層到內(nèi)層的功能轉(zhuǎn)換，從簡(jiǎn)單到復(fù)雜的進(jìn)步。未來的封裝技術(shù)，將與SMT、集成電路芯片制造相融合，這使集成電路封裝發(fā)展會(huì)產(chǎn)生兩個(gè)結(jié)果：復(fù)雜的多功能的電子設(shè)備要實(shí)現(xiàn)多功能的集合，其封裝將會(huì)更趨復(fù)雜。對(duì)于普通功能的電子設(shè)備來講，系統(tǒng)的集成將使其外部的表現(xiàn)形式變得簡(jiǎn)單。(2)從社會(huì)需求層面上看, 從簡(jiǎn)單的收音機(jī)到個(gè)

54、人計(jì)算機(jī), 再到現(xiàn)在復(fù)雜的超級(jí)計(jì)算機(jī)，IT產(chǎn)業(yè)方興未艾，對(duì)電子產(chǎn)品的需求也將走向兩極：功能更強(qiáng)大、更復(fù)雜的公眾信息傳輸電子設(shè)備，架起了信息高速傳遞的橋梁。以大眾需求為最終目標(biāo)的個(gè)人電子消費(fèi)品向著微型化、多樣化、個(gè)性化的方向發(fā)展。社會(huì)需求還會(huì)要求電子產(chǎn)品向綠色化方向延伸。集成電路封裝一方面向著更高層次方向延伸高密度、高速度、高可靠性、多樣化與環(huán)保，是它發(fā)展的趨勢(shì)，是今后的主流。另一方面，發(fā)展過程中有過的某些封裝形式用于其功能和經(jīng)濟(jì)適用性還將在一定時(shí)期內(nèi)存在。總之，隨著集成電路產(chǎn)業(yè)的飛速發(fā)展及向各行業(yè)的滲透，集成電路封裝技術(shù)與其他技術(shù)的融合，必將帶來集成電路封裝的革命，使集成電路封裝進(jìn)入一個(gè)新的時(shí)代。六、 知識(shí)鏈接(一) 集成電路表面標(biāo)識(shí)實(shí)例集成電路(以下簡(jiǎn)稱IC)表面標(biāo)識(shí)，一般是指其正表面(頂面)的標(biāo)識(shí)。不同品牌的元器件表面標(biāo)識(shí)方式是不同的，即使是同一品牌，甚至是同一功能的器件，由于器件封裝大小不同，其標(biāo)識(shí)方式也不同。IC表面的標(biāo)識(shí)有的是用激光打標(biāo)，有的是用絲印。現(xiàn)在大部分流行用激光打標(biāo)工藝。下面以德州儀器(TI)公司型號(hào)TL082ID(Sole-8封裝)的產(chǎn)品為例解釋IC的標(biāo)識(shí)知識(shí)。1. 型號(hào)標(biāo)識(shí)一般IC的表面都有幾行文字，根據(jù)IC封裝大小分別有13行文字。小尺寸的IC表面，無法標(biāo)注詳細(xì)的型號(hào)等信息，一般用字母和數(shù)字代碼來表示相關(guān)信息。表面