1、防靜電材料物品量測與靜電敏感等級測試介紹,ESD培訓(xùn)系列教材之,QC 2010.08,教材大綱,一、防靜電材料物品時效性檢驗 二、靜電敏感等級測試介紹 1.靜電放電模型 2.設(shè)備的ESD實(shí)驗 3.SSD料件的靜電敏感等級測試,防靜電材料物品時效性檢驗,防靜電材料物品技術(shù)性能與管理檢查項目:,靜電放電模型,一、人體放電模型（HBM，Human Body Model ） 1）理論介紹：這個測試模型表示放電從人體的指尖傳到器件上的導(dǎo)電管腳，該模型通過一個開關(guān)組件，將充了電的100pF電容器，在待測器件和與之相串聯(lián)的一個1500電阻上放電。放電本身是有210ns上升時間，和大約150ns脈衝寬度的雙重

2、指數(shù)信號波形。使用1500串聯(lián)電阻，意味著這個模型接近一個電流源。所有的器件都應(yīng)該視為HBM敏感器件。 2）電路圖及示意圖：,靜電放電模型,二、機(jī)器放電模型（MM，Machine Model ） 1）理論介紹：機(jī)器模型的損害主要來源，是能量迅速地從一個帶電的導(dǎo)體傳輸?shù)狡骷膶?dǎo)電管腳。這個放電模型是200pF電容直接對500nH電感放電，沒有串聯(lián)電阻。由於缺乏限制電流的串聯(lián)電阻器，這個模型接近一個電壓源。在現(xiàn)實(shí)中這個模型代表了物體之間的迅速放電，譬如帶電的電路板裝置，帶電的線纜或一個自動測試的傳導(dǎo)手臂。放電本身是具有58ns上升時間和大約80ns周期的正弦衰減波形。 2）電路圖：,靜電放電模型,

3、三、充電器件模型（CDM，Charged-Device Model ） 1）理論介紹：帶電器件模型損害的主要來源是能量從一個帶電器件迅速的釋放。靜電放電完全與器件相關(guān)，但器件零電位面的相對距離，卻能影響實(shí)際的失效水平。該模型假定，當(dāng)帶電器件的導(dǎo)電管腳與具有較低電位的導(dǎo)體平面接觸時，會發(fā)生迅速的放電。信號波形的上升時間經(jīng)常小於200s，整個放電過程可能發(fā)生在少於2.0ns的時間里。 2）電路圖：,ANSI/ESD STM5.1-2007介紹,美國國家標(biāo)準(zhǔn)ANSI/ESD STM5.1是國際通用的元件HBM模型靜電放電敏感度測試標(biāo)準(zhǔn)。 一、HBM模型靜電放電敏感度等級分類：,二、必須的設(shè)備 1）人

4、體模型靜電放電測試器 ESD測試設(shè)備是一個符合標(biāo)準(zhǔn)要求的組合設(shè)備。 2）波形驗證設(shè)備 設(shè)備能夠驗證本標(biāo)準(zhǔn)中脈衝波形，包括：一個示波器、二個評估負(fù)載、和一個電流感測器。,ANSI/ESD STM5.1-2007介紹,三、設(shè)備和波形要求 6.1 設(shè)備校準(zhǔn) 按照國家標(biāo)準(zhǔn)對全部的測試設(shè)備作校準(zhǔn)，包括示波器、電流感測器和高壓電阻負(fù)載，最大的校準(zhǔn)間隔時間為一年。 6.2 測試器審查和再審查 HBM ESD 測試器的最初審查，應(yīng)該按照交貨或第一次使用時的標(biāo)準(zhǔn)進(jìn)行審查。 HBM ESD測試器的再審查，應(yīng)該按照製造者的建議執(zhí)行，再審查測試的最大間隔時間是一年。 PS：修理或者維護(hù)之後可能影響波形, 此時需要對測

5、試儀器作校正。 6.3 測試器波形記錄 新設(shè)備在最初審查時，需要對正、負(fù)極性的波形作記錄,ANSI/ESD STM5.1-2007介紹,四、零件敏感等級測試要求和程式 1）靜電敏感等級測試要求 A.測試之前、之中、之後始終對DUT採取完全的ESD防護(hù)措施 B.使用短路線在1000V或測試電壓下對波形的完整性進(jìn)行驗證 C.測試DUT在運(yùn)轉(zhuǎn)和非運(yùn)轉(zhuǎn)狀態(tài)下的電性能參數(shù) D.確定所有可能的管腳組合，隨DUT不同而不同，取決於同樣名稱的電源管腳的組合。 2）靜電敏感等級測試程式 A.最少抽取3個測試樣品，測定它們在運(yùn)轉(zhuǎn)和非運(yùn)轉(zhuǎn)狀態(tài)下的電性能參數(shù)。 B.確定測試起始電壓與初始的管腳組合 C.對元件施加一個

6、正的和負(fù)的電流脈衝，脈衝之間允許最小為0.3秒的間隔，然後對所有其他的管腳組合重複這一過程。 D.在室溫下測試元件在運(yùn)轉(zhuǎn)與非運(yùn)轉(zhuǎn)狀態(tài)下的電性能參數(shù)，如果3個元件的電性能參數(shù)均符合規(guī)格，則使用靜電敏感等級中更高一級的電壓重複以上測試步驟。 E.如果有元件失效，則使用3個新的元件，使用一個較低的電壓重做敏感度測試。如果此元件仍然失效，再減小測試電壓級別作測試，直到測試電壓為250V。,ANSI/ESD STM5.1-2007介紹,五、失效判定標(biāo)準(zhǔn) 被測試的元件不符合規(guī)定的電性能參數(shù)。 典型的IC零件示意圖： 1.對任意一個I/O管腳的可能的測試組合：,ANSI/ESD STM5.1-2007介紹,

7、a.PS-模式:VSS腳接地，正的ESD電壓出現(xiàn)在該I/O 腳對VSS腳放電，此時VDD與其他腳皆浮接； b.NS-模式:VSS腳接地，負(fù)的ESD電壓出現(xiàn)在該I/O 腳對VSS腳放電，此時VDD與其他腳皆浮接； c.PD-模式:VDD腳接地，正的ESD電壓出現(xiàn)在該I/O 腳對VDD腳放電，此時VSS與其他腳皆浮接； d.ND-模式:VDD腳接地，負(fù)的ESD電壓出現(xiàn)在該I/O 腳對VDD腳放電，此時VDD與其他腳浮接。 2.pin-to-pin放電可能的測試組合 a.Positive-模式:正的ESD電壓出現(xiàn)在某一I/O 腳， 此時所有其他I/O 腳皆一起接地，但所有的VDD腳 與VSS腳皆浮接

8、； b.Negative-模式:負(fù)的ESD電壓出現(xiàn)在某一I/O 腳， 此時所有其他I/O 腳皆一起接地，但所有的VDD腳 與VSS腳皆浮接。,ANSI/ESD STM5.1-2007介紹,3.VDD-to-VSS的可能放電模式 a.Positive-模式:正的ESD電壓出現(xiàn)在VDD腳， 此時VSS腳接地， 但所有I/O 腳皆浮接； b.Negative-模式:負(fù)的ESD電壓出現(xiàn)在VDD腳， 此時VSS腳接地， 但所有I/O 腳皆浮接。 靜電放電故障判斷 常見的有下述三種方法 ： 絕對漏電流：當(dāng)IC被ESD測試後，其I/O腳的 漏電流超過1A(或10A)。漏電流會隨所施加的偏壓大小增加而增加.

9、相對I-V漂移：當(dāng)IC被ESD測試後，IC內(nèi)部的I-V特性曲線漂移量在30% 。 功能觀測法: 先把功能正常且符合規(guī)格之IC的每一支管腳依測試組合打上ESD測試電壓，再 拿去測試其功能是否仍符合原來的規(guī)格。 對同一IC而言，用不同的故障判定準(zhǔn)則，可能會有不同的靜電敏感等級，因此ESD敏感等級要在有注明其故障判定準(zhǔn)則條件之下，才顯得有意義！,ANSI/ESD STM5.1-2007介紹,測試次數(shù)計算： 假設(shè)一顆40pin的IC (38支I/O，1支VDD ，1支VSS)，其人體放電模式(HBM)自1400V 測到2000V， 每次ESD電壓增加量為100V的情形下，所要測試的次數(shù)： 每一測試腳在

10、變化ESD電壓之下的Zap次數(shù)= (2000-1400)/ 100+ 1=7次； 每一支I/O管腳的測試組合 = 4種，38支I/O管腳的總測試次數(shù)=38支4 種7次= 1064次； Pin-to-Pin 靜電放電測試之次數(shù)=38支2種7次=532次； VDD-to-VSS靜電放電測試之次數(shù)=1支2種7=14次； 故該40腳位IC的ESD(14002000V)總測試次數(shù)=1610次。 由上述的簡單估算可知，一具有40腳位的IC，只從1400V測到2000V，每一次電壓調(diào)升100V，則要1610次的ESD放電測試。以上所談的ESD測試次數(shù)是指HBM測試，若該IC也要做MM以及CDM的ESD測試，

11、則還要再加上MM及CDM的ESD測試次數(shù)。,ANSI/ESD STM5.1-2007介紹,測試結(jié)果的判讀：假設(shè)下表為某一個IC的靜電敏感等級測試數(shù)據(jù)。,ANSI/ESD STM5.1-2007介紹,測試腳4是VDD，測 試腳17是VSS，其他為輸入或輸出腳。表中“OK”表示其ESD耐壓超過8KV以上。對I/O腳有四種測試模式，先看第7腳，其ESD耐壓分別為4250V(PD-模式)，-500V(ND-模式)，4000V(PS-模式)，以及 -5750V(NS-模式)，此第7腳的靜電放電故障臨界電壓(ESD failure threshold)定義為其四種測試模式下的最低值，即此第7腳的ESD failure threshold為500V。再看第11腳，其ESD耐壓分別為7250(PD-模式)，超過8000V(ND-模式)，7250(PS-模式)，以及超過8000V(NS-模式)，此第11腳的ESD failure threshold為7250V。依此類推，每一腳都有其ESD failure threshold。而此顆IC的ESD failure threshold定義為所有IC腳中ESD failure threshold最小的那個電壓值，因此，該顆IC的ESD failure threshold僅為500V。在一批相同的IC中，要隨機(jī)取樣一