1、FPGA實驗課通知,實驗時間： 14、15周周三1-2節(jié)：1班；3-4節(jié)：2班 15、16周周四1-2節(jié)：2班；3-4節(jié)：1班 17、18周周二1-2節(jié)：1班；3-4節(jié)：2班 17、18周周四1-2節(jié)：2班；3-4節(jié)：1班 實驗教室： B0415 兩人一組，自由組合，固定機位 按時到課，認真完成,FPGA實驗課要求,按照實驗指導(dǎo)書及課件，預(yù)習實驗； 完成預(yù)習報告： 實驗?zāi)康?實驗儀器 實驗內(nèi)容 每次實驗前，出示預(yù)習實驗報告；若未完成，則取消本次實驗成績。兩次未完成者，期末平時成績?yōu)?分。,實驗報告說明,實驗儀器： 軟件：Quartus 硬件：計算機、EDA實驗掛箱、導(dǎo)線若干 實驗內(nèi)容： 實驗步

2、驟：步驟詳細描述 實驗程序：完整的程序【可打印】 結(jié)果討論： 功能驗證：記錄硬件測試結(jié)果。 仿真波形：可打印，需顯示具有代表性的波形 給出實驗結(jié)論：驗證功能與仿真波形是否一致。,具體實驗內(nèi)容,實驗一 帶進位輸入的4位加法器,一 、實驗?zāi)康?掌握組合邏輯電路的EDA設(shè)計方法。 掌握原理圖和VHDL文本混合輸入設(shè)計法。 掌握EDA層次化設(shè)計方法。,二、實驗原理,四位全加器可以由4個一位全加器構(gòu)成，加法器間的進位以串行方式實現(xiàn)，即將低位加法器的進位輸出 cout 與相鄰的高位加法器的最低進位輸入信號 cin 相接。,三、實驗步驟,選擇芯片Cyclone EP1C12Q240C8。 分別建立半加器和全

3、加器的工程，并進行編譯。 建立4位加法器工程，添加半加器和全加器的設(shè)計文件，利用原理圖輸入法設(shè)計頂層電路。 編譯，時序仿真。 管腳分配，再次編譯。 實驗連線，編程下載，觀察并記錄結(jié)果。,實驗二 七段碼計數(shù)器實驗,一 、實驗?zāi)康?掌握簡單時序邏輯電路的EDA設(shè)計方法。 掌握計數(shù)器同步觸發(fā)和異步復(fù)位的VHDL描述方法。 掌握七段數(shù)碼管譯碼顯示的VHDL描述方法。,二、實驗原理,計數(shù)器是一種重要的時序邏輯電路，將其與七段數(shù)碼管相連，不僅可以實現(xiàn)計數(shù)顯示，還可方便實現(xiàn)定時控制及數(shù)字運算等。 十進制計數(shù)器具有異步復(fù)位信號RST、同步計數(shù)使能信號EN和數(shù)據(jù)加載信號LOAD。計數(shù)范圍為09，且輸出為BCD碼

4、。 七段碼數(shù)碼管譯碼器將計 數(shù)器輸出的BCD碼轉(zhuǎn)換為共陰 極數(shù)碼管的七段碼碼值。,三、實驗步驟,選擇芯片Cyclone EP1C12Q240C8。 分別建立十進制計數(shù)器和七段譯碼器的工程和VHDL文件，編譯，并生成符號文件。 建立譯碼計數(shù)器的工程，添加十進制計數(shù)器和七段譯碼器的設(shè)計文件，利用原理圖輸入法設(shè)計頂層電路。 編譯，時序仿真。 管腳分配，再次編譯。 實驗連線，編程下載，觀察并記錄結(jié)果。,實驗三 密碼鎖實驗,一 、實驗?zāi)康?掌握鍵盤各接口的結(jié)構(gòu)和按鍵的功能。 掌握鍵盤各接口的編程方法和密碼鎖的編程方法。 掌握數(shù)碼管動態(tài)掃描顯示的VHDL實現(xiàn)。,二、實驗原理,密碼鎖電路由鍵盤控制、密碼設(shè)置

5、和數(shù)碼管顯示三個功能組成： 鍵盤控制：主要完成向系統(tǒng)輸入數(shù)據(jù)，傳送命令等功能。 密碼設(shè)置：實現(xiàn)密碼鎖功能的核心模塊，其主要作用是設(shè)置密碼。 數(shù)碼管顯示：用于顯示密碼設(shè)置值和顯示輸入密碼值。,三、實驗步驟,選擇芯片Cyclone EP1C12Q240C8。 建立七段譯碼器的工程和VHDL文件，編譯。 建立密碼鎖的工程和VHDL文件，編譯，時序仿真。 管腳分配，再次編譯。 實驗連線，編程下載，觀察并記錄結(jié)果。,實驗四 數(shù)字鐘實驗,一 、實驗?zāi)康?掌握復(fù)雜系統(tǒng)的EDA設(shè)計方法。 學(xué)習多層次、多模塊數(shù)字系統(tǒng)設(shè)計。 了解數(shù)字鐘的工作原理，利用VHDL語言實現(xiàn)數(shù)字鐘。,二、實驗原理,密碼鎖電路主要由四個部分組成： 時鐘計數(shù)器具有清零、調(diào)分、調(diào)時功能。在接近整數(shù)時間能提供報時信號；在接近整數(shù)時間能提供報時信號。時鐘計數(shù)部分主要模塊為： 秒（SECOND）：60進制BCD碼計數(shù)。 分（MINUTE）：60進制BCD碼計數(shù)。 時（HOUR）：24進制BCD碼計數(shù)。 具有驅(qū)動8位七段共陰極掃描數(shù)碼管的片選驅(qū)動信號和七段字形譯碼器輸出。 蜂鳴器整點報時和發(fā)光二極管按人性設(shè)置花樣顯示模塊。 控制模塊。,三、實驗步驟,選擇芯片Cyclone EP1C12Q240C8。 分別建立各模塊的工程和VHD