1、第十一章：時(shí)序邏輯電路的分析與設(shè)計(jì)，時(shí)序電路框圖：描述時(shí)序電路的三組方程：時(shí)序電路的分類(lèi)：根據(jù)存儲(chǔ)單元的狀態(tài)變化是否在統(tǒng)一時(shí)鐘脈沖的控制下同時(shí)發(fā)生來(lái)劃分：同步時(shí)序電路；異步時(shí)序電路。根據(jù)輸出信號(hào)的特性：Mealy型：輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，還取決于外部輸入信號(hào)。摩爾類(lèi)型：輸出信號(hào)僅取決于存儲(chǔ)電路的狀態(tài)，與當(dāng)時(shí)的外部輸入信號(hào)無(wú)關(guān)。11.1 MSI時(shí)序邏輯電路，11.1.1寄存器和移位寄存器，1。寄存器，寄存器用途：臨時(shí)存儲(chǔ)二進(jìn)制數(shù)， 4位D觸發(fā)器寄存器(74175)，具有三態(tài)輸出的4位緩沖數(shù)據(jù)寄存器(74173)，2。移位寄存器，功能：存儲(chǔ)代碼；輪班。根據(jù)移位方向?qū)Γ?(1)個(gè)單向移位

2、寄存器進(jìn)行分類(lèi)；雙向移位寄存器，2)根據(jù)輸入輸出模式分類(lèi)：串行輸入-串行輸出；(2)串入串出；(3)進(jìn)-出串；(4)合并成-平行輸出。移位寄存器構(gòu)成：并且移位寄存器中的存儲(chǔ)電路可以由時(shí)鐘控制的D、RS或JK觸發(fā)器組成，而沒(méi)有觸發(fā)器。(1)單向移位寄存器，a)串行輸入串行/并行輸出單向移位寄存器，問(wèn)題：如果您輸入10110111，在幾個(gè)CPS之后，您可以在VO中接收完整的數(shù)據(jù)。5 cps后四個(gè)觸發(fā)器的狀態(tài)？各觸發(fā)器初始狀態(tài)為0，V1依次輸入1011時(shí)的波形圖，b)串行/合并串行單向存儲(chǔ)器移位器，工作原理：1)串行輸入，2)并行輸入：清零，接收(以D0D1D2D3=1010為例)，(2)設(shè)置數(shù)字同

3、步。練習(xí)：嘗試分析電路狀態(tài)轉(zhuǎn)換圖，將初始狀態(tài)設(shè)置為0000，并連接兩個(gè)74194組成一個(gè)8位雙向移位寄存器，(1)串行加法器，設(shè)置數(shù)，清零，移出(1)(2)加法和移入(3)，(2)串行累加器，(1)設(shè)置數(shù)，清零，計(jì)數(shù)器功能：計(jì)數(shù)輸入脈沖數(shù)。除了直接計(jì)數(shù)之外，該計(jì)數(shù)器還可用于定時(shí)器、分頻器、程序控制器、信號(hào)發(fā)生器和其他數(shù)字設(shè)備。計(jì)數(shù)器分類(lèi)：a:同步計(jì)數(shù)器；異步計(jì)數(shù)器。b:二進(jìn)制計(jì)數(shù)器；非二進(jìn)制計(jì)數(shù)器。1。同步二進(jìn)制計(jì)數(shù)器，1)電路組成和邏輯功能分析，以t觸發(fā)器組成的四位同步二進(jìn)制加法計(jì)數(shù)器為例進(jìn)行討論。b，19，四位二進(jìn)制加法計(jì)數(shù)器波形圖，二進(jìn)制計(jì)數(shù)規(guī)則：每次加1，最低位改變一次狀態(tài)，最高位的狀

4、態(tài)是否改變?nèi)Q于低位是否滿(mǎn)。，CP:計(jì)數(shù)脈沖；Q3Q2Q1Q0:計(jì)數(shù)器的輸出狀態(tài)；C:計(jì)數(shù)器的進(jìn)位標(biāo)志。2)由N個(gè)觸發(fā)器組成的同步二進(jìn)制加法計(jì)數(shù)器的特性，模數(shù)為2n，無(wú)冗余狀態(tài)，具有最高的狀態(tài)利用率；(2)由T觸發(fā)器組成的同步二進(jìn)制加法計(jì)數(shù)器的電路結(jié)構(gòu)有兩條規(guī)則：T0=1； ti=qi-1qi-2.Q0(輸入 0)，(3)同步計(jì)數(shù)器快速工作，(MSI同步二進(jìn)制加法計(jì)數(shù)器。MSI同步二進(jìn)制加法計(jì)數(shù)器的典型器件是74161和74163，它們都是四位同步加法計(jì)數(shù)器。通過(guò)使用多個(gè)芯片74161，計(jì)數(shù)器的位數(shù)增加了：1)電路組成和功能分析，4位二進(jìn)制加法計(jì)數(shù)器：由T觸發(fā)器組成，由下降沿觸發(fā)，波形圖如改變

5、電路為：二進(jìn)制減法計(jì)數(shù)器波形圖，2)異步二進(jìn)制計(jì)數(shù)器的特性，它可以由T觸發(fā)器組成，它們串聯(lián)，低階觸發(fā)器的輸出用作高階觸發(fā)器的時(shí)鐘。用D觸發(fā)器構(gòu)造二進(jìn)制計(jì)數(shù)器的一個(gè)例子是：異步二進(jìn)制減法計(jì)數(shù)器。問(wèn)：這是什么樣的柜臺(tái)？(2)異步二進(jìn)制計(jì)數(shù)器，由于觸發(fā)器的狀態(tài)是從低位逐步轉(zhuǎn)到高位，所以計(jì)數(shù)速度慢。4。同步十進(jìn)制8421BCD碼計(jì)數(shù)器，1)電路組成和邏輯功能分析，驅(qū)動(dòng)方程和輸出方程：同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖，計(jì)數(shù)器的自啟動(dòng)特性，以及時(shí)序電路由于某種原因進(jìn)入無(wú)效狀態(tài)。如果它能在幾個(gè)時(shí)鐘脈沖的作用下自動(dòng)返回到有效狀態(tài)并進(jìn)入一個(gè)有效周期，則稱(chēng)該電路具有自啟動(dòng)特性。否則，它不具有自啟動(dòng)特性。在上面的設(shè)計(jì)中

6、，獲得的結(jié)果可以自己開(kāi)始。否則，應(yīng)該修改設(shè)計(jì)。3) MSI同步十進(jìn)制計(jì)數(shù)器，74160是一個(gè)中型集成同步十進(jìn)制加法計(jì)數(shù)器，其邏輯符號(hào)、功能表和引腳圖均與同步二進(jìn)制計(jì)數(shù)器74161相似。b，35，6。任意十進(jìn)制計(jì)數(shù)器，是利用現(xiàn)有的中規(guī)模集成計(jì)數(shù)器和不同連接的外部電路，獲得所需的任意十進(jìn)制計(jì)數(shù)器的數(shù)字電路之一。例如：嘗試使用四位二進(jìn)制計(jì)數(shù)器74161來(lái)構(gòu)成模10計(jì)數(shù)器。復(fù)位法的缺點(diǎn)是：有一個(gè)很短的過(guò)渡狀態(tài)；清理的可靠性差。一種提高清零可靠性的改進(jìn)電路：當(dāng)CP上升沿到達(dá)，輸出為0110時(shí)，門(mén)G1輸出0，G2輸出1，G3輸出0。G3輸出的0信號(hào)使清零有效，并且該信號(hào)在CP=1期間保持不變。2)反饋設(shè)置

7、方法(設(shè)置數(shù)字方法)，利用計(jì)數(shù)器的預(yù)置數(shù)字控制端獲得任意二進(jìn)制計(jì)數(shù)器。示例：使用74161來(lái)實(shí)現(xiàn)模10計(jì)數(shù)器。思考問(wèn)題：用74161構(gòu)造一個(gè)5421BCD碼計(jì)數(shù)器。示例3360使用74161來(lái)構(gòu)造可控模10計(jì)數(shù)器，需要：X=1，電路X=0，電路是8421BCD計(jì)數(shù)器，5421BCD計(jì)數(shù)器通過(guò)設(shè)置方法來(lái)構(gòu)造，并且8421BCD計(jì)數(shù)器通過(guò)重置方法b來(lái)構(gòu)造，47。下面的例子介紹了在數(shù)字設(shè)備中起重要作用的MSI序列信號(hào)發(fā)生器的設(shè)計(jì)。序列信號(hào)發(fā)生器有兩種類(lèi)型： 1)計(jì)數(shù)型，由計(jì)數(shù)器和組合電路組成；2)移位記憶型，由移位寄存器和組合電路組成。例：試圖設(shè)計(jì)一個(gè)計(jì)數(shù)型序列信號(hào)發(fā)生器，它能產(chǎn)生序列信號(hào)01011

8、01。解決方案： 1)根據(jù)序列信號(hào)的長(zhǎng)度m設(shè)計(jì)一個(gè)模m計(jì)數(shù)器(這個(gè)例子是7)；(本例選擇74161作為計(jì)數(shù)器，通過(guò)設(shè)置方法實(shí)現(xiàn)模7計(jì)數(shù)器)，2)計(jì)數(shù)器的輸出Q2Q1Q0作為輸入，序列信號(hào)作為輸出，并列出真值表；(3)根據(jù)真值表，找出組合邏輯關(guān)系的表達(dá)式；4)繪制邏輯圖。11.1.3移位寄存器計(jì)數(shù)器，指在移位寄存器的基礎(chǔ)上增加反饋電路形成的具有特殊代碼的同步計(jì)數(shù)器。移位寄存器計(jì)數(shù)器的框圖，1。環(huán)形計(jì)數(shù)器，1)電路組成(以四位環(huán)形計(jì)數(shù)器為例)，特性：連接串行輸出和串行輸入。2)環(huán)形計(jì)數(shù)器的狀態(tài)圖，有效周期，無(wú)效周期，3)實(shí)現(xiàn)自啟動(dòng)的方法，利用觸發(fā)器的置位和復(fù)位端子，可以在有效周期內(nèi)將電路的初始狀態(tài)

9、預(yù)置到某個(gè)狀態(tài)；(2)重新設(shè)計(jì)反饋電路，使其自啟動(dòng)。設(shè)計(jì)方法如下：(1)列表確定反饋函數(shù)f；(2)制作反饋函數(shù)F的卡諾圖，找出F的最簡(jiǎn)單表達(dá)式；(3)繪制邏輯圖，(4)使用MSI形成自啟動(dòng)環(huán)形計(jì)數(shù)器。如果輸出都是0，它們將通過(guò)DSR轉(zhuǎn)移到1，以進(jìn)入有效周期；否則，在換檔后，1將總是移動(dòng)到Q3，電路將進(jìn)入設(shè)置狀態(tài)，設(shè)置為1000，并進(jìn)入有效循環(huán)狀態(tài)。5)環(huán)形計(jì)數(shù)器的特點(diǎn)：環(huán)形計(jì)數(shù)器具有解碼功能；環(huán)形計(jì)數(shù)器的輸出波形為順序脈沖；環(huán)形計(jì)數(shù)器通常被稱(chēng)為順序脈沖發(fā)生器。(3)環(huán)形計(jì)數(shù)器的缺點(diǎn)是狀態(tài)利用率低。由N個(gè)觸發(fā)器組成的環(huán)形計(jì)數(shù)器只有N個(gè)有效狀態(tài)和2n-n個(gè)無(wú)效狀態(tài)。(2)扭環(huán)計(jì)數(shù)器，1)分析電路組

10、成和邏輯功能，在無(wú)效回路中選擇合適的狀態(tài)，通過(guò)修改反饋功能達(dá)到自啟動(dòng)的目的。(2)實(shí)現(xiàn)自啟動(dòng)的方法，3)扭環(huán)計(jì)數(shù)器由一個(gè)中等規(guī)模的集成移位計(jì)數(shù)器組成，4)扭環(huán)計(jì)數(shù)器的特點(diǎn)，扭環(huán)計(jì)數(shù)器的輸出碼為循環(huán)碼，能有效防止風(fēng)險(xiǎn)現(xiàn)象；扭環(huán)計(jì)數(shù)器的輸出波形為：(3)扭環(huán)計(jì)數(shù)器狀態(tài)的利用效率高于環(huán)計(jì)數(shù)器。由N個(gè)觸發(fā)器組成的環(huán)形計(jì)數(shù)器有2n個(gè)有效狀態(tài)和2n-2n個(gè)無(wú)效狀態(tài)。例3360試圖設(shè)計(jì)一個(gè)移位序列信號(hào)發(fā)生器，它能產(chǎn)生序列信號(hào)00011101。換檔序列信號(hào)發(fā)生器的總體框圖如下。11.1.4用MSI設(shè)計(jì)同步時(shí)序邏輯電路，工作原理：移位寄存器和外圍組合電路構(gòu)成一個(gè)移位存儲(chǔ)器計(jì)數(shù)器，使計(jì)數(shù)器的模數(shù)等于待生成序列信號(hào)

11、的長(zhǎng)度，移位寄存器的串行輸入信號(hào)f(即組合電路的輸出信號(hào))與待生成序列信號(hào)一致。設(shè)計(jì)方法：序列長(zhǎng)度為8，考慮使用3位移位寄存器。選擇74194。僅使用74194的Q0、Q1和Q2。(1)州劃分，0 . 001 . 101 . 000 . 11 . 01；(2)尋找右移串行輸入信號(hào)DSR；外圍組合電路由四個(gè)多路復(fù)用器中的一個(gè)實(shí)現(xiàn)，以Q1Q2為地址，然后：(3)繪制電路圖；(1)狀態(tài)劃分，解：因?yàn)樾蛄虚L(zhǎng)度是5，所以序列首先被劃分為3位。序列分為4位：、對(duì)于時(shí)序邏輯電路來(lái)說(shuō)，本質(zhì)上是尋找不同外部輸入和當(dāng)前狀態(tài)下電路的輸出條件和狀態(tài)轉(zhuǎn)換規(guī)則。同步時(shí)序邏輯電路和異步時(shí)序邏輯電路有不同的分析方法。11.2

12、.1、同步時(shí)序邏輯電路的分析方法，因?yàn)樵谕綍r(shí)序電路中，每個(gè)觸發(fā)器的動(dòng)作變化在CP脈沖的作用下同時(shí)發(fā)生，在同步電路的分析中，只有知道每個(gè)觸發(fā)器在當(dāng)前狀態(tài)下的輸入(即驅(qū)動(dòng)信號(hào))才能根據(jù)觸發(fā)器的特性方程得到電路的下一個(gè)狀態(tài)，并最終找到電路的狀態(tài)轉(zhuǎn)移規(guī)律。(3)根據(jù)狀態(tài)方程和輸出方程列出狀態(tài)表；(4)根據(jù)狀態(tài)表繪制狀態(tài)圖或時(shí)序圖；(5)用狀態(tài)表或狀態(tài)圖(或時(shí)序圖)解釋電路的邏輯功能。在分析步驟：中，列出時(shí)序電路的輸出方程和驅(qū)動(dòng)方程(即時(shí)序電路中組合電路的邏輯函數(shù)表達(dá)式)；(2)將上一步得到的驅(qū)動(dòng)方程代入觸發(fā)器的特征方程，得到電路的狀態(tài)方程；例：分析下列時(shí)序電路，(1)寫(xiě)出輸出方程和驅(qū)動(dòng)方程，Z=AB

13、Qn,(2)寫(xiě)出狀態(tài)方程，(3)列出狀態(tài)表，(4)列出狀態(tài)圖，z=a b .Qn 1表示進(jìn)位到更高階。示例：分析了以下時(shí)序電路的邏輯功能。00、10、01、11、0/0、0/0、1/0、1/0、1/0、1/0 (2)使用狀態(tài)簡(jiǎn)化技術(shù)簡(jiǎn)化原始狀態(tài)表并消除冗余狀態(tài)；(3)狀態(tài)分配或狀態(tài)編碼，即簡(jiǎn)化狀態(tài)由二進(jìn)制代碼表示；(4)選擇觸發(fā)類(lèi)型，根據(jù)編碼狀態(tài)表計(jì)算出驅(qū)動(dòng)方程和輸出方程；(5)檢查自啟動(dòng)。如果在設(shè)計(jì)的電路中存在無(wú)效狀態(tài)，您必須檢查電路是否可以自己?jiǎn)?dòng)。如果它不能自己?jiǎn)?dòng)，你需要修改設(shè)計(jì)；(6)繪制邏輯圖。示例：試圖設(shè)計(jì)一個(gè)“111”序列檢測(cè)器。當(dāng)連續(xù)輸入三個(gè)或更多“1”時(shí)，輸出為“1”，否則，輸出為“0”。求解： (1)建立原始狀態(tài)表，S0:輸入0后的狀態(tài)。(即，沒(méi)有接收到“1”之前的狀態(tài))，S1:輸入“1”之后的狀態(tài)；S2:連續(xù)輸入兩個(gè)“1”后的狀態(tài)；S3:在“1”之后連續(xù)輸入三個(gè)或更多狀態(tài)。在原始狀態(tài)圖中，S2