1、可編程邏輯器件設(shè)計方法,何賓 2011.09,可編程邏輯器件設(shè)計方法 -本章概述,可編程邏輯器件（Programmable Logic Device， PLD）產(chǎn)生于上世紀70年代，是在專用集成電路 （Application Specific Integrated Circuit, ASIC）基礎(chǔ)上發(fā) 展起來的一種新型邏輯器件，是當今數(shù)字系統(tǒng)設(shè)計的主 要硬件平臺，其主要特點就是由用戶通過硬件描述語言 和相關(guān)電子設(shè)計自動化軟件對其進行配置和編程。,可編程邏輯器件設(shè)計方法- PLD芯片制造工藝,1、熔絲連接技術(shù) 最早的允許對器件進行編程的技術(shù)是熔絲連接技 術(shù)。在這種技術(shù)的器件中，所有邏輯的連接都是

2、靠熔絲連 接的。熔絲器件是一次可編程的，一旦編程，永久不能改 變。,可編程邏輯器件設(shè)計方法- PLD芯片制造工藝,2、反熔絲連接技術(shù) 反熔絲技術(shù)和熔絲技術(shù)相反，在未編程時，熔絲沒有連 接。如果編程后，熔絲將和邏輯單元連接。反熔絲開始是 連接兩個金屬連接的微型非晶硅柱。 未編程時，成高阻狀態(tài)。編程結(jié)束后，形成連接。反 熔絲器件是一次可編程的，一旦編程，永久不能改變。,可編程邏輯器件設(shè)計方法- PLD芯片制造工藝,3、SRAM技術(shù) 基于靜態(tài)存儲器SRAM的可編程器件，值被保存在 SRAM中時，只要系統(tǒng)正常供電信息就不會丟失，否 則信息將丟失。SRAM存儲數(shù)據(jù)需要消耗大量的硅面 積，且斷電后數(shù)據(jù)丟失

3、。但是這種器件可以反復(fù)的編 程和修改。,可編程邏輯器件設(shè)計方法- PLD芯片制造工藝,4、掩膜技術(shù) ROM是非易失性的，系統(tǒng)斷電后，信息被保留在存 儲單元中。掩膜器件可以讀出，但是不能寫入信息。 ROM單元保存了行和列數(shù)據(jù)，形成一個陣列，每一列有 負載電阻使其保持邏輯1，每個行列的交叉有一個關(guān)聯(lián) 晶體管和一個掩膜連接。 這種技術(shù)代價比較高，基本上很少使用。,可編程邏輯器件設(shè)計方法- PLD芯片制造工藝,5、PROM技術(shù) PROM是非易失性的，系統(tǒng)斷電后，信息被保留在 存儲單元中。PROM器件可以編程一次，以后只能讀數(shù) 據(jù)而不能寫入新的數(shù)據(jù)。PROM單元保存了行和列數(shù) 據(jù)，形成一個陣列，每一列有

4、負載電阻使其保持邏輯 1，每個行列的交叉有一個關(guān)聯(lián)晶體管和一個掩膜連 接。 如果可以多次編程就成為EPROM，EEPROM技術(shù)。,可編程邏輯器件設(shè)計方法- PLD芯片制造工藝,6、FLASH技術(shù) FLASH技術(shù)的芯片的檫除的速度比PROM技術(shù)要快 的多。FLASH技術(shù)可采用多種結(jié)構(gòu)，與EPROM單元類 似的具有一個浮置柵晶體管單元和EEPROM器件的薄氧 化層特性。,可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu),CPLD 由完全可編程的與/或陣列以及宏單元庫構(gòu)成。 與/或陣列是可重新編程的，可以實現(xiàn)多種邏輯功能。宏 單元則是可實現(xiàn)組合或時序邏輯的功能模塊，同時還提供 了真值或補碼輸出和以不同的路

5、徑反饋等額外的靈活性。 下面給出了CPLD的內(nèi)部結(jié)構(gòu)圖。,可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu),可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu)(功能塊),FB內(nèi)部的邏輯使用積之和SOP描述。36個輸入提供 了72個真和互補信號到可編程的“與”陣列來生成90個乘積 項。最多可用的90個乘積項可以通過乘積項分配器分配到 一個每個宏單元。,可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu)(宏單元),圖2.7 宏單元的內(nèi)部結(jié)構(gòu),可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu)(宏單元),從數(shù)字電路的知識知道, 任何一個數(shù)字系統(tǒng)是由組合 邏輯電路和時序電路構(gòu)成的. 所以宏單元應(yīng)該是CPLD芯片最重要的功能單元.

6、因為 數(shù)字系統(tǒng)的邏輯功能是在宏單元內(nèi)實現(xiàn)的.,可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu)(快速連接矩陣),快速連接開關(guān)矩陣的內(nèi)部結(jié)構(gòu),可編程邏輯器件結(jié)構(gòu) -CPLD芯片內(nèi)部結(jié)構(gòu),IO塊內(nèi)部邏輯,可編程邏輯器件設(shè)計方法-FPGA芯片的內(nèi)部結(jié)構(gòu),現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA) 是在PAL、GAL、EPLD、CPLD等可編程器件的 基礎(chǔ)上進一步發(fā)展起來的，它是作為ASIC領(lǐng)域中的一種 半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克 服了原有可編程器件門電路有限的缺點。 由于FPGA需要被反復(fù)燒寫，它實現(xiàn)組合邏輯的基 本結(jié)構(gòu)不可能像ASIC

7、那樣通過固定的與非門來完成，而 只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地 滿足這一要求，目前主流FPGA都采用了基于SRAM工藝 的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA采用Flash 或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(查找表),由布爾代數(shù)理論可知，對于一個n輸入的邏輯運算， 不管是與或非運算還是異或運算等等，最多只可能存 在2n種結(jié)果，所以如果事先將相應(yīng)的結(jié)果存放于一個 存貯單元，就相當于實現(xiàn)了與非門電路的功能。 FPGA的原理也是如此，它通過燒寫文件去配置查 找表的內(nèi)容，從而在相同的電路情況下實現(xiàn)了不同的 邏輯功能。,可編程邏

8、輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(4輸入查找表),可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(4輸入查找表),查找表（Look-Up-Table）簡稱為LUT，LUT本質(zhì)上 就是一個RAM。目前FPGA中多使用4輸入的LUT，所以 每一個LUT可以看成一個有4位地址線的RAM。 當用戶通過原理圖或HDL語言描述了一個邏輯電路 以后，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有 可能結(jié)果，并把真值表（即結(jié)果）事先寫入RAM，這 樣，每輸入一個信號進行邏輯運算就等于輸入一個地址 進行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(

9、4輸入查找表),LUT具有和邏輯電路相同的功能。實際上，LUT具有 更快的執(zhí)行速度和更大的規(guī)模。LUT具有下面的特點： 1）LUT實現(xiàn)組合邏輯的功能由輸入決定，而不是由 復(fù)雜度決定； 2）LUT實現(xiàn)組合邏輯有固定的傳輸延遲；,多年以來，四輸入 LUT 一直是業(yè)界標準。但是，在 65nm工藝條件下，相較于其它電路（特別是互連電 路），LUT 的常規(guī)結(jié)構(gòu)大大縮小。 一個具有四倍比特位的六輸入LUT (6-LUT) 僅僅將 CLB 面積提高了15% - 但是平均而言，每個 LUT 上可集 成的邏輯數(shù)量卻增加了40%。更高的邏輯密度通?？梢越?低級聯(lián) LUT 的數(shù)目，并且改進關(guān)鍵路徑延遲性能。,可編程

10、邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(6輸入查找表),可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(6輸入查找表),新一代的FPGA 提供了真正的 6-LUT，可以將它用作邏輯或者分布式存儲器，這時 LUT是一個64 位的分布式 RAM （甚至雙端口或者四端口）或者一個32 位可編程移位寄存器。 每個 LUT 具有兩個輸出，從而實現(xiàn)了五個變量的兩個邏輯函數(shù)，存儲32 x 2 RAM 比特，或者作為16 x 2-bit 的移位寄存器進行工作。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(6輸入查找表),4/6輸入LUT實現(xiàn)8:1多路復(fù)用器的原理,可編程邏輯器件設(shè)計方法 -

11、FPGA芯片的內(nèi)部結(jié)構(gòu)(6輸入查找表),XilinxSpartan-6 FPGA 芯片的內(nèi)部版圖結(jié)構(gòu)，隨著 FPGA集成度的不斷增加， 其功能不斷的增強，新一代 的FPGA芯片內(nèi)部結(jié)構(gòu)包含: GTP收發(fā)器 CLB單元 PCI-E塊 IO組 存儲器控制塊 塊存儲器 DSP模塊 時鐘管理模塊等資源。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(CLB),可配置的邏輯塊（Configurable Logic Block, CLB）是主要的邏輯資 源，用于實現(xiàn)順序和組合邏輯電路。 每個CLB連接到一個開關(guān)矩陣 用于訪問通用的布線資源。一個 CLB包含一對切片Slice。這兩個 切片沒有直接的相

12、互連接，每個 切片通過列組織在一起。對于每 個CLB，CLB底下的切片標號為 SLICE(0)，CLB上面的切片標號為 SLICE(1)。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(CLB),X后面的數(shù)字標識切片對內(nèi)每個 切片的位置，以及切片列的位置。 X編號計算切片位置從底部以順序 0，1開始計算（第1列CLB）；2， 3(第2列CLB)。Y編號后的數(shù)字標識 切片的行位置。圖中的4個CLB位于 硅片的左下角的位置。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(SLICE),可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(時鐘資源),Spartan-6的FPGA時鐘資源包

13、含下面四種類型的連接： 全局時鐘輸入引腳(GCLK)； 全局時鐘復(fù)用開關(guān)（BUFG,BUFGMUX） I/O時鐘緩沖區(qū)（BUFIO2,BUFIO2_2CLK, BUFPLL） 水平的時鐘布線緩沖區(qū)（BUFH） Spartan-6的FPGA包含兩種類型的時鐘網(wǎng)絡(luò)： 提供了16個高速，低抖動的全局時鐘資源來優(yōu)化性能。這些 資源通過EDA軟件工具自動的使用。 提供了40個超高速、低抖動的I/O區(qū)域時鐘資源。用于服務(wù)本 地的I/O串行/解串行電路。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(時鐘資源),DCM的符號,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(BRAM),大多數(shù)FPG

14、A都具有內(nèi)嵌 的塊RAM，這大大拓展了 FPGA的應(yīng)用范圍和靈活性。 塊RAM可被配置為: 1)單端口RAM； 2）雙端口RAM； 3）內(nèi)容地址存儲器（CAM）； 4）FIFO等常用存儲結(jié)構(gòu)。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(BRAM),單片塊RAM的容量為18k比特，即位寬為18比特、深 度為1024，可以根據(jù)需要改變位寬和深度，但要滿足： 1)修改后的容量（位寬 深度）不能大于18k比特； 2)位寬最大不能超過36比特; 當然，可以將多片塊RAM級聯(lián)起來形成更大的RAM， 此時只受限于芯片內(nèi)塊RAM的數(shù)量，而不再受上面兩條 原則約束。,可編程邏輯器件設(shè)計方法 - FPG

15、A芯片的內(nèi)部結(jié)構(gòu)(布線資源),互聯(lián)是FPGA內(nèi)用于在功能元件，比如IOB，CLB， DSP和BRAM，的輸入和輸出信號通路的可編程網(wǎng)絡(luò)?；?聯(lián)也稱為布線，被分段用于最優(yōu)的連接。 Spartan-6 FPGA CLB在FPGA內(nèi)以規(guī)則的陣列排列。 如下圖，每個到開關(guān)矩陣的連接用來訪問通用的布線資 源。,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(布線資源),圖2.20 FPGA內(nèi)的布線資源,可編程邏輯器件設(shè)計方法 - FPGA芯片的內(nèi)部結(jié)構(gòu)(存儲器控制器),Spartan-6 FPGA內(nèi)集成了硬的存儲器控制器，F(xiàn)PGA內(nèi)集成的硬存儲器控制器減少了設(shè)計的時間，并且支持DDR, DDR2 ,

16、 DDR3 FPGA可在邏輯門下編 程,而CPLD是在邏輯塊下編程。 4、FPGA的集成度比CPLD高,具有更復(fù)雜的布線結(jié)構(gòu) 和邏輯實現(xiàn)。,可編程邏輯器件設(shè)計方法CPLD和FPGA的比較,5、CPLD比FPGA使用起來更方便。CPLD的編程采用 E2PROM或FASTFLAS技術(shù),無需外部存儲器芯片,使用 簡單。而FPGA的編程信息需存放在外部存儲器上,使用方 法復(fù)雜。 6、CPLD的速度比FPGA快,并且具有較大的時間可預(yù) 測性。這是由于FPGA是門級編程,并且CLB之間采用分布 式互聯(lián),而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯(lián) 是集總式的。,第2章 可編程邏輯器件設(shè)計方法CPLD和

17、FPGA的比較,7、在編程方式上, CPLD主要是基于E2PROM或 FLASH存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時 編程信息也不丟失。CPLD又可分為在編程器上編程和在 系統(tǒng)編程兩類。FPGA大部分是基于SRAM編程,編程信息 在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程。數(shù) 據(jù)重新寫入SRAM中。其優(yōu)點是可以編程任意次,可在工作 中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。 8、CPLD保密性好, FPGA保密性差。,可編程邏輯器件設(shè)計方法CPLD和FPGA的比較,9、一般情況下, CPLD的功耗要比FPGA大,且集成度越 高越明顯。CPLD最基本的單元是宏單元。一個宏單元

18、包 含一個寄存器(使用多達16個乘積項作為其輸入)及其它有 用特性。 因為每個宏單元用了16個乘積項，因此設(shè)計人 員可部署大量的組合邏輯而不用增加額外的路徑。這就是 為何CPLD被認為是“邏輯豐富”型的。宏單元以邏輯模塊 的形式排列(LB)，每個邏輯模塊由16個宏單元組成。宏單 元執(zhí)行一個AND操作，然后一個OR操作以實現(xiàn)組合邏 輯。,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-,Xilinx公司目前有兩大類CPLD產(chǎn)品: 1)CoolRunner系列； 2)XC9500系列； CoolRunner系列中又包含CoolRunner-II和CoolRunner XPLA3兩個系列。 XC95

19、00系列中又包含XC9500XL和XC9500兩個系列。,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-XC9500,在保持高性能的同時，XC9500 器件還能提供最大的 布線能力和靈活性。 該構(gòu)架特性豐富，包括單個 p-term 輸出激活和 3 個全 局時鐘，并且其單位輸出的 p-term 比其它 CPLD 多。 該構(gòu)架公認的在保持管腳分配（管腳鎖定）的同時適 應(yīng)設(shè)計變化的能力已在自 XC9500 系列推出以來的無數(shù)現(xiàn) 實世界中消費類設(shè)計中得到了說明。這個有保證的管腳鎖 定意味著可以充分利用在系統(tǒng)編程性，并且能夠在任何時 間（甚至是現(xiàn)場）輕松完成變更。,可編程邏輯器件設(shè)計方法Xilinx公

20、司器件簡介-XC9500,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-XC9500XL,XC9500XL的CPLD 提供了一個高性能非易失性可編程 邏輯解決方案，包括成本優(yōu)化的芯片、免費的設(shè)計工具 和無與倫比的技術(shù)支持。 使用與 Xilinx FPGA 同樣的設(shè) 計環(huán)境，XC9500XL CPLD 可以為您提供靈活、高級的 邏輯系統(tǒng)設(shè)計所需的一切。,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-XC9500XL,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-CoolRunner-II,作為第一款能夠提供100%數(shù)字核的 CPLD 系列，只有 CoolRunner-II 系列可以通過單個

21、成本優(yōu)化解決方案提供 高性能和極低的功耗，以及現(xiàn)實系統(tǒng)特性。,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-CoolRunner-II,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介-CoolRunner-II,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介- CoolRunnerXPLA3,CoolRunner XPLA3 先進構(gòu)架特性體現(xiàn)在具有直接輸入 寄存器路徑，多時鐘、JTAG 編程、5V耐壓的 I/O 和一個 完整的 PLA 結(jié)構(gòu)。這些增強性能提供了高速度和最靈活 的邏輯分配，從而具有了無需改變管腳即可修改設(shè)計的能 力。 CoolRunner XPLA3 架構(gòu)包括一組48個乘積項，

22、該乘 積項可分配到邏輯塊中的任意宏單元。,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介- CoolRunnerXPLA3,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介- CoolRunnerXPLA3,可編程邏輯器件設(shè)計方法Xilinx公司器件簡介- FPGA,Xilinx公司目前有兩大類FPGA產(chǎn)品： 1)Spartan系列 主要面向低成本的中低端應(yīng)用，是目前業(yè)界成本最低 的一類FPGA； 2)Virtex系列 主要面向高端應(yīng)用，屬于業(yè)界的頂級產(chǎn)品 。 這兩個系列的差異僅限于芯片的規(guī)模和專用模塊上， 都采用了先進的0.13um 、90nm 甚至65nm 制造工藝，具 有相同的卓越品質(zhì)。,

23、可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan類,Spartan系列適用于普通的工業(yè)、商業(yè)等領(lǐng)域，目前主 流的芯片包括：Spartan-2、Spartan-2E、Spartan-3、 Spartan-3A以及Spartan-3E等種類。 1）Spartan-2最高可達20萬系統(tǒng)門； 2）Spartan-2E最高可達60萬系統(tǒng)門； 3）Spartan-3最高可達500萬門； 4）Spartan-3A和Spartan-3E不僅系統(tǒng)門數(shù)更大，還增 強了大量的內(nèi)嵌專用乘法器和專用塊RAM資源，具備實 現(xiàn)復(fù)雜數(shù)字信號處理和片上可編程系統(tǒng)的能力。,可編程邏輯器件設(shè)計方法-Xilinx公

24、司FPGA器件-Spartan-2系列,Spartan-2在Spartan系列的基礎(chǔ)上繼承了更多的邏輯資 源，達到更高的性能，芯片密度高達20萬系統(tǒng)門。 由于采用了成熟的FPGA結(jié)構(gòu)，支持流行的接口標 準，具有適量的邏輯資源和片內(nèi)RAM，并提供靈活的時 鐘處理，可以運行8位的PicoBlaze軟核，主要應(yīng)用于各類 低端產(chǎn)品中。,可編程邏輯器件設(shè)計方法-Xilinx公司FPGA器件-Spartan-2系列,Spartan-2系列產(chǎn)品的主要特點如下所示： 1) 采用0.18um 工藝，密度達到5292個邏輯單元； 2) 系統(tǒng)時鐘可以達到200MHz； 3) 采用最大門數(shù)為20萬門，具有延遲數(shù)字鎖相

25、環(huán)； 4) 具有可編程用戶I/O； 5) 具有片上塊RAM存儲資源；,可編程邏輯器件設(shè)計方法-Xilinx公司FPGA器件-Spartan-2系列,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-2E系列,Spartan-2E基于Virex-E架構(gòu)，具有比Spartan-2更多的邏 輯門、用戶I/O和更高的性能。Xilinx還為其提供了包括存 儲器控制器、系統(tǒng)接口、DSP、通信以及網(wǎng)絡(luò)等IP核，并 可以運行CPU軟核，對DSP有一定的支持。其主要特點如 下所示： 1) 采用0.15 um工藝，密度達到15552邏輯單元； 2) 最高系統(tǒng)時鐘可達200MHz； 3) 最大門數(shù)

26、為60萬門，最多具有4個延時鎖相環(huán)； 4) 核電壓為1.2V，I/Q電壓可為1.2V、3.3V、2.5V，支 持19個可選的I/O標準； 5) 最大可達288k的塊RAM和221K的分布式RAM；,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-2E系列,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-3系列,Spartan-3基于Virtex-II FPGA架構(gòu)，采用90 nm技術(shù)，8 層金屬工藝，系統(tǒng)門數(shù)超過5百萬，內(nèi)嵌了硬核乘法器和數(shù) 字時鐘管理模塊。 從結(jié)構(gòu)上看，Spartan-3將邏輯、存儲器、數(shù)學(xué)運算、 數(shù)字處理器處理器、I/O以及系統(tǒng)管理資

27、源完美地結(jié)合在一 起，使之有更高層次、更廣泛的應(yīng)用，獲得了商業(yè)上的成 功，占據(jù)了較大份額的中低端市場。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-3系列,其主要特性如下： 1) 采用90 nm工藝，密度高達74880邏輯單元； 2) 最高系統(tǒng)時鐘為340MHz； 3) 具有專用乘法器； 4) 核電壓為1.2V，端口電壓為3.3V、2.5、1.2V， 支持24種I/O標準； 5) 高達520k分布式RAM和1872k的塊RAM； 6) 具有片上時鐘管理模塊（DCM）； 7) 具有嵌入式Xtrema DSP功能，每秒可執(zhí)行3300億 次乘加.,可編程邏輯器件設(shè)計方法Xil

28、inx公司FPGA器件-Spartan-3系列,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,Spartan-3A 在Spartan-3和Spartan-3E平臺的基礎(chǔ)上，整 合了各種創(chuàng)新特性,極大地削減了系統(tǒng)總成本。 利用獨特的器件DNA ID技術(shù)，實現(xiàn)業(yè)內(nèi)首款 FPGA 電 子序列號；提供了經(jīng)濟、功能強大的機制來防止發(fā)生竄 改、克隆和過度設(shè)計的現(xiàn)象。并且具有集成式看門狗監(jiān)控 功能的增強型多重啟動特性。支持商用 flash 存儲器，有 助于削減系統(tǒng)總成本。,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,其主要特性包括： 1) 采用90 nm工藝

29、，密度高達74880邏輯單元； 2) 工作時鐘范圍為5MHz320MHz； 3) 領(lǐng)先的連接功能平臺，具有最廣泛的 IO 標準（26 種，包括新的 TMDS 和 PPDS）支持； 4) 利用獨特的 Device DNA 序列號實現(xiàn)的業(yè)內(nèi)首個功 能強大的防克隆安全特性； 5) 五個器件，具有高達 1.4M 的系統(tǒng)門和 502 個 I/O； 靈活的功耗管理。,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,Spartan-3ADSP平臺提供了最具成本效益的 DSP 器 件，其架構(gòu)的核心就是 XtremeDS

30、P DSP48A slice，還提供 了性能超過30GMAC/s、存儲器帶寬高達2196 Mbps的新型 XC3SD3400A和XC3SD1800A器件。 新型Spartan-3A DSP 平臺是成本敏感型 DSP 算法和 需要極高DSP性能的協(xié)處理應(yīng)用的理想之選。,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,其主要特征包括： 1) 采用90nm 工藝，密度高達74880邏輯單元； 2) 內(nèi)嵌的DSP48A可以工作到250MHz； 3) 采用結(jié)構(gòu)化的SelectRAM架構(gòu)，提供了大量的片上存 儲單元； 4) VCCAUX的電壓支持2.5V和3.3V，對于3.3V的應(yīng)用

31、 簡化了設(shè)計； 5)低功耗效率，Spartan-3A DSP器件具有很高的信號處 理能力4.06 GMACs/mW。,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,可編程邏輯器件設(shè)計方法-Spartan-3A/3ADSP/3AN系列,Spartan-3AN芯片為最高級別系統(tǒng)集成的非易失性安全 FPGA，提供下列2個獨特的性能： 1）先進SRAM FPGA的大量特性； 2）高性能以及非易失性FPGA的安全、節(jié)省板空間和 易于配置的特性。 Spartan-3AN平臺是對空間要求嚴苛和/或安全應(yīng)用及 低成本嵌入式控制器的理想選擇。,可編程邏輯器件設(shè)計方法-Spartan-3A

32、/3ADSP/3AN系列,Spartan-3AN平臺的關(guān)鍵特性包括： 1) 業(yè)界首款90nm非易失性FPGA，具有可以實現(xiàn)靈活 的、低成本安全性能的Device DNA電子序列號； 2) 業(yè)內(nèi)最大的片上用戶Flash，容量高達11Mb； 3) 提供最廣泛的I/O標準支持，包括26種單端與差分信 號標準； 4) 靈活的電源管理模式，休眠模式下可節(jié)省超過40% 的功耗； 5) 五個器件，具有高達1.4M的系統(tǒng)門和502個I/O,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-3e系列,Spartan-3E是目前Spartan系列最新的產(chǎn)品，具有系統(tǒng) 門數(shù)從10萬到160萬的多款

33、芯片，是在Spartan-3成功的基 礎(chǔ)上進一步改進的產(chǎn)品，提供了比Spartan-3更多的I/O端 口和更低的單位成本，是Xilinx公司性價比最高的FPGA 芯片。 由于更好地利用了90 nm技術(shù)，在單位成本上實現(xiàn)了 更多的功能和處理帶寬，是Xilinx公司新的低成本產(chǎn)品代 表，是ASIC的有效替代品，主要面向消費電子應(yīng)用，如 寬帶無線接入、家庭網(wǎng)絡(luò)接入以及數(shù)字電視設(shè)備等。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-3e系列,其主要特點如下： 1) 采用90 nm工藝； 2) 大量用戶I/O端口，最多可支持376個I/O端口或者 156對差分端口； 3) 端口電壓

34、為3.3V、2.5、1.8V、1.5V、1.2V ； 4) 單端端口的傳輸速率可以達到622 Mbps，支持DDR 接口； 5) 最多可達36個 的專用乘法器、648 BRAM、231K分 布式RAM； 6) 寬的時鐘頻率 以及多個專用片上數(shù)字時鐘管理 （DCM）模塊,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-3e系列,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-6系列,Spartan-6系列的FPGA是Xilinx公司于2009年推出的 新一代的FPGA芯片，該系列的芯片功耗低，容量大。邏 輯單元的容量從3,400-148,000，但功耗只有

35、以前Spartan 芯片的一半，并且有更快的，更復(fù)雜的連接性能。該系 列芯片基于45nm的銅處理技術(shù)工藝。該系列的芯片提供 了6輸入的查找表邏輯。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Spartan-6系列,spartan-6芯片的特點主要包括： 1) 18KB的RBAM； 2) 第二代的DSP48A1 Slice； 3) SDRAM控制器； 4) 擴展的混合模式的時鐘管理模塊； 5) SelectIO技術(shù)，功耗優(yōu)化的高速串行接收發(fā)送器模塊； 6)PCI-E端點模塊； 7) 高級的系統(tǒng)級功耗管理模式； 8) 自動檢測配置選項； 9) 使用ASE和DNA保護的擴展的IP安全性。,

36、可編程邏輯器件設(shè)計方法-Xilinx公司FPGA器件-Virtex類,Virtex系列是Xilinx的高端產(chǎn)品，也是業(yè)界的頂級產(chǎn) 品，Xilinx公司正是憑借Vitex系列產(chǎn)品贏得市場，從而 獲得FPGA供應(yīng)商領(lǐng)頭羊的地位?？梢哉fXilinx以其 Virtex-5、Virtex-4、Virtex-II Pro和Virtex-II系列FPGA產(chǎn) 品引領(lǐng)現(xiàn)場可編程門陣列行業(yè)。主要面向電信基礎(chǔ)設(shè) 施、汽車工業(yè)、高端消費電子等應(yīng)用。 目前的主流芯片包括：Vitrex-2、Virtex-2 Pro、Virtex- 4和Virtex-5等種類。,可編程邏輯器件設(shè)計方法-Xilinx公司FPGA器件-Vir

37、tex-II類,Vitrex-2系列具有優(yōu)秀的平臺解決方案，這進一步提升 了其性能；且內(nèi)置IP核硬核技術(shù)，可以將硬IP核分配到芯 片的任何地方，具有比Vitex系列更多的資源和更高的性 能。 其主要特征如下所示： 1) 采用0.15um/0.12um 工藝； 2) 核電壓為1.5V，工作時鐘可以達到420MHz； 3) 支持20多種I/O接口標準； 4) 內(nèi)嵌了多個 硬核乘法器，提高了DSP處理能力； 5) 具有完全的系統(tǒng)時鐘管理功能，多達12個DCM模塊。,可編程邏輯器件設(shè)計方法-Xilinx公司FPGA器件-Virtex-II類,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virt

38、ex-II Pro系列,Virtex-2 Pro系列在Virtex-2的基礎(chǔ)上，增強了嵌入式 處理功能，內(nèi)嵌了PowerPC405內(nèi)核，還包括了先進的主 動互聯(lián)（Active Interconnect）技術(shù)，以解決高性能系統(tǒng)所 面臨的挑戰(zhàn)。此外還增加了高速串行收發(fā)器，提供了千兆 以太網(wǎng)的解決方案。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-II Pro系列,其主要特征如下所示： 1) 采用0.13um 工藝； 2) 核電壓為1.5V，工作時鐘可以達到420MHz； 3) 支持20多種I/O接口標準； 4) 增加了2個高性能RISC技術(shù)、頻率高達400MHz的 Power

39、PC處理器； 5) 增加多個3.125Gbps速率的Rocket串行收發(fā)器； 6) 內(nèi)嵌了多個 硬核乘法器，提高了DSP處理能力； 7) 具有完全的系統(tǒng)時鐘管理功能，多達12個DCM模塊。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-II Pro系列,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-4系列,Virtex-4器件整合了高達200,000個的邏輯單元，高達 500 MHz的性能和無可比擬的系統(tǒng)特性。Vitex-4產(chǎn)品基于 新的高級硅片組合模塊（ASMBL）架構(gòu)，提供了一個多 平臺方式（LX、SX、FX），使設(shè)計者可以根據(jù)需求選用 不同的開發(fā)平

40、臺；邏輯密度高，時鐘頻率能夠達到 500MHz；具備DCM模塊、PMCD相位匹配時鐘分頻器、 片上差分時鐘網(wǎng)絡(luò)；采用了集成FIFO控制邏輯的500MHz SmartRAM技術(shù)，每個I/O都集成了ChipSync源同步技術(shù)的 1 Gbps I/O和Xtreme DSP邏輯片。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-4系列,其主要特點如下： 1) 采用了90 nm工藝，集成了高達20萬的邏輯單元； 2) 系統(tǒng)時鐘500MHz； 3)采用了集成FIFO控制邏輯的500MHz Smart RAM 技 術(shù)； 4) 具有DCM模塊、PMCD相位匹配時鐘分頻器和片上 差分時鐘網(wǎng)絡(luò)

41、； 5) 每個I/O都集成了ChipSync源同步技術(shù)的1Gbps I/O； 6) 具有超強的信號處理能力，集成了數(shù)以百計的 XtremeDSP Slice。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-4系列,Vitex-4 LX平臺FPGA的特點是密度高達20萬邏輯單 元，是全球邏輯密度最高的FPGA系列之一，適合對邏 輯門需求高的設(shè)計應(yīng)用。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-4系列,Virtex-4 SX平臺提高了DSP、RAM單元與邏輯單元的 比例，最多可以提供512個XtremeDSP硬核，可以工作在 500MHz，其最大的處理速

42、率為 ，并可以以其創(chuàng)建40多種 不同功能，并能多個組合實現(xiàn)更大規(guī)模的DSP模塊。與 Vitex-2 Pro系列相比，還大大降低了成本和功耗，具有極 低的DSP成本。SX平臺的FPGA非常適合應(yīng)用于高速、實 時的數(shù)字信號處理領(lǐng)域。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-4系列,Virtex-4 FX平臺內(nèi)嵌了12個32位RISC PowerPC處理 器，提供了4個1300 Dhrystone MIPS、10/100/1000自適應(yīng) 的以太網(wǎng)MAC內(nèi)核，協(xié)處理器控制器單元（APU）允許 處理器在FPGA中構(gòu)造專用指令，使FX器件的性能達到固 定指令方式的20倍；此外，還

43、包含24個Rocket I/O串行高 速收發(fā)器，支持常用的0.6Gbps、1.25 Gbps、2.5 Gbps、 3.125 Gbps、4 Gbps、6.25 Gbps、10 Gbps等高速傳輸速 率。FX平臺適用于復(fù)雜計算和嵌入式處理應(yīng)用。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-4系列,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-5系列,Virtex-5系列是Xilinx最新一代的FPGA產(chǎn)品，計劃提 供了4種新型平臺，每種平臺都在高性能邏輯、串行連接 功能、信號處理和嵌入式處理性能方面實現(xiàn)了最佳平衡。 現(xiàn)有的3款平臺為LX、LXT以及SXT

44、。LX針對高性能邏輯 進行了優(yōu)化，LXT針對具有低功耗串行連接功能的高性能 邏輯進行了優(yōu)化，SXT針對具有低功耗串行連接功能的 DSP 和存儲器密集型應(yīng)用進行了優(yōu)化。其主要特點如 下： 1) 采用了最新的65 nm工藝，結(jié)合低功耗 IP 塊將動態(tài)功耗降低了35%；此外，還利用65nm ExpressFabric技 術(shù)，實現(xiàn)了真正的6輸入LUT，并將性能提高了2個速度級 別。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-5系列,2)內(nèi)置有用于構(gòu)建更大型陣列的 FIFO 邏輯和 ECC 的 增強型36 Kbit Block RAM帶有低功耗電路，可以關(guān)閉未使 用的存儲器。 3

45、) 邏輯單元多達330,000個，可以實現(xiàn)無與倫比的高性 能； 4) I/O引腳多達1,200個，可以實現(xiàn)高帶寬存儲器/網(wǎng)絡(luò)接 口，1.25 Gbps LVDS； 5) 低功耗收發(fā)器多達24個，可以實現(xiàn)100 Mbps - 3.75 Gbps高速串行接口； 6) 核電壓為1V，550 MHz系統(tǒng)時鐘； 7) 550 MHz DSP48E slice內(nèi)置有25 x 18 MAC，提供352 GMACS的性能，能夠在將資源使用率降低50%的情況 下，實現(xiàn)單精度浮點運算；,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-5系列,8) 利用內(nèi)置式PCIe端點和以太網(wǎng)MAC模塊提高面積

46、 效率 ； 9) 更加靈活的時鐘管理管道（Clock Management Tile）結(jié)合了用于進行精確時鐘相位控制與抖動濾除的新 型PLL和用于各種時鐘綜合的數(shù)字時鐘管理器 （DCM）； 10) 采用了第二代sparse chevron封裝，改善了信號完 整性，并降低了系統(tǒng)成本； 11) 增強了器件配置，支持商用flash存儲器，從而降 低了成本。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-6系列,Virtex-6芯片為FPGA市場提供了最新最高級的特 性。使用第三代高級硅片模組（Advanced Silicon Modular Block，ASMBL）結(jié)構(gòu)。該系列包

47、含LXT和 SXT兩個子系列。,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-6系列,可編程邏輯器件設(shè)計方法Xilinx公司FPGA器件-Virtex-6系列,除了高性能的邏輯互聯(lián)外，還包含了很多內(nèi)建的系統(tǒng) 級模塊，其中包括： 1)36kb的塊RAM/FIFO； 2) 第三代的DSP48E1； 3) 內(nèi)建數(shù)字控制阻抗的SelectIO技術(shù)； 4) ChipSync源同步接口模塊； 5) 系統(tǒng)監(jiān)控功能； 6) 擴展的混合模式的時鐘管理模塊； 7) 高級配置選項； 8) 功耗優(yōu)化的高速串行收發(fā)器模塊； 9) PCI-E兼容的集成化的模塊和三模式以太網(wǎng)MAC接 口。,Xilinx最新一代可編程邏輯器件,7系