1、第四章組合邏輯電路，1，PPT學(xué)習(xí)交流，4.1概括一，組合邏輯電路的特征從功能電路構(gòu)成，任意時(shí)刻的輸出只依賴于該時(shí)刻的輸入，不包含記憶(記憶)元件，2，PPT學(xué)習(xí)交流，2，邏輯功能的記述，3，PPT學(xué)習(xí)交流，4.2組合邏輯電路的分析方法，分析給定的組合邏輯電路4、PPT學(xué)習(xí)交流，結(jié)合4.2邏輯門電路的分析方法，一般從邏輯函數(shù)式上看不到電路的邏輯功能和用途，需要轉(zhuǎn)換為真值表形式。 5、PPT學(xué)習(xí)交流，組合4.3邏輯門電路的設(shè)計(jì)方法，1、邏輯抽象地分析因果關(guān)系，確定投入產(chǎn)出變量定義邏輯狀態(tài)的意義(代入)，根據(jù)真值表2、函數(shù)式3、選定的老虎鉗類型4、選定的數(shù)據(jù)老虎鉗，簡(jiǎn)單地(用MSI )變換邏輯式，

2、或者把相應(yīng)的記述5、繪制邏輯門電路圖的PLD、設(shè)計(jì)驗(yàn)證7、過程設(shè)計(jì)6、PPT學(xué)習(xí)交流、設(shè)計(jì)實(shí)例：監(jiān)視交通信號(hào)狀態(tài)的邏輯門電路7、PPT學(xué)習(xí)交流、設(shè)計(jì)實(shí)例：1 .抽象輸入變量：紅(r )、黃(a )、綠(g )輸出變量：故障信號(hào)(Z) 2.邏輯表達(dá)式、8、PPT學(xué)習(xí)交流、設(shè)計(jì)3 .小規(guī)模服務(wù)器端包含解碼老虎鉗4 .簡(jiǎn)化簡(jiǎn)化5 .繪制邏輯圖、繪制格式、非-和非格式、非格式、9、PPT學(xué)習(xí)交流、4.4一些常用組合邏輯門電路、4.4.1編碼器優(yōu)先編碼：將輸入的每個(gè)高/低電平信號(hào)作為一個(gè)對(duì)應(yīng)的二進(jìn)制碼示例： 3二進(jìn)制位二進(jìn)制常規(guī)編碼器，11，PPT學(xué)習(xí)通信，12，PPT學(xué)習(xí)通信，2，優(yōu)先級(jí)編碼器，特征：

3、可以向云同步輸入兩個(gè)以上的查詢密碼信號(hào)，但只查詢密碼優(yōu)先級(jí)最高的信號(hào)。 例： 8線-3線優(yōu)先編碼器(I7優(yōu)先級(jí)最高，I0優(yōu)先級(jí)最低)，13，PPT學(xué)習(xí)交流，例如74HC148，低電平，男同性戀輸入端子，男同性戀輸出端子，擴(kuò)展端子，14，PPT學(xué)習(xí)交流，反轉(zhuǎn)輸出，15，PPT學(xué)習(xí)交流，輸出信號(hào)的狀態(tài)和意義以三，二-十進(jìn)制優(yōu)先編碼器反轉(zhuǎn)形式組織0110的1110的優(yōu)先級(jí)最高，將最低輸入的低電平信號(hào)變換為對(duì)應(yīng)的十進(jìn)制的查詢密碼，17、PPT學(xué)習(xí)交流、4.4.2解碼器、解碼查詢密碼：將輸入的各二進(jìn)制代碼翻譯為對(duì)應(yīng)的輸出的高電平、低電平信號(hào)常用的是二進(jìn)制解碼器、二進(jìn)制解碼器、顯視器解碼器等，一、二進(jìn)制解

4、碼器的示例： 3線8線解碼器、18、PPT學(xué)習(xí)交流、真值表邏輯式、電路實(shí)現(xiàn)，由二極管和男同性戀陣列構(gòu)成的3線8線解碼器、0(0V )、1(3V 0 V，最小項(xiàng)解碼器，19 PPT學(xué)習(xí)交流，綜合解碼器示例： 74HC138，低電平輸出，附加控制端子，20，PPT學(xué)習(xí)交流，3線-8線解碼器74HC138的邏輯分塊圖和實(shí)物圖，邏輯分塊圖，實(shí)物圖，21，PPT學(xué)習(xí)交流，74HC138的功能表：22，PPT 將輸入了二十進(jìn)制解碼器BCD查詢密碼的十個(gè)查詢密碼翻譯成十個(gè)高電平的輸出信號(hào)BCD查詢密碼以外的偽代碼，輸出中沒有低電平的信號(hào)例如： 74hc 42，220000000000000000000000

5、0000000000006 (led/LCD )，25，PPT學(xué)習(xí)交流， 2. BCD七段文字顯示解碼器(查詢密碼轉(zhuǎn)換器) 7448、26、PPT學(xué)習(xí)交流、真值表卡諾圖、27、PPT學(xué)習(xí)交流、BCD七段顯示解碼器7448的邏輯圖，28， 加上PPT學(xué)習(xí)交流、控制側(cè)的功能和用法，在燈測(cè)試輸入時(shí)，七段數(shù)碼管點(diǎn)亮云同步，檢查各級(jí)是否正常發(fā)光，通常應(yīng)消除零輸入：置零可以消除整數(shù)位或小數(shù)位的多個(gè)零。 熄滅輸入/熄滅輸出： 2功能投入產(chǎn)出端。 不管輸入狀態(tài)如何，數(shù)碼管都會(huì)熄滅。表示解碼器本來應(yīng)該顯示的零熄滅，29、PPT學(xué)習(xí)通信，例如利用和的配合，實(shí)現(xiàn)多二進(jìn)制位顯示系統(tǒng)的零熄滅控制，整數(shù)部分：最高有效位為

6、0且消除后，作為下位二進(jìn)制位的輸入信號(hào)小數(shù)部分：最下位二進(jìn)制位為0且消除后， 輸出作為下位二進(jìn)制位的輸入信號(hào)，輸出30、PPT學(xué)習(xí)通信、31、PPT學(xué)習(xí)通信、32 PPT學(xué)習(xí)交流、4.4.3數(shù)據(jù)選擇器一、二選一數(shù)據(jù)選擇器、33、PPT學(xué)習(xí)交流、二、“二四選一”、74HC153分析中的一個(gè)“ 4.4.4加法器，第一位加法器1 .半加成器，不考慮從下位的進(jìn)位，加上兩位的二進(jìn)制，35，PPT學(xué)習(xí)交流2 .全加法器：把兩個(gè)1二進(jìn)制位的二進(jìn)制數(shù)字和從下位二進(jìn)制位的進(jìn)位相加，74LS183， 74HC183，畫卡諾格拉夫方程(andororor )，36，PPT學(xué)習(xí)交流，2，多二進(jìn)制位加法器，串行進(jìn)位加法

7、器的優(yōu)點(diǎn)：簡(jiǎn)單缺點(diǎn)：慢，37，PPT學(xué)習(xí)交流，2 .進(jìn)位加法器的基本原理：加到第I二進(jìn)制位的進(jìn)位輸入信號(hào)是兩個(gè)優(yōu)點(diǎn)：速度快，每個(gè)位數(shù)的和和最后的進(jìn)位幾乎發(fā)生在云同步上。 缺點(diǎn)：電路復(fù)雜。74ls283、38、PPT學(xué)習(xí)交流，并知道x是3位的二進(jìn)制數(shù)字(其值在5以下)，實(shí)現(xiàn)了Y=3X試著用7段的數(shù)字編碼表示，Y=3X，D2、D1、d0、39、PPT學(xué)習(xí)交流、4.4.5數(shù)值比較儀、用于比較兩個(gè)二進(jìn)制數(shù)字?jǐn)?shù)值大小的1、1位數(shù)值比較儀a、b比較有三種可能的結(jié)果： 40、PPT學(xué)習(xí)交流、2、多位數(shù)的數(shù)值比較儀、原理：從上位進(jìn)行比較只是上位相等，下位進(jìn)行比較例如，41、PPT是學(xué)習(xí)交流，從下位的比較結(jié)果。

8、 在沒有來自下位的比較結(jié)果的情況下，分別是“0”、“1”、“0”、42、PPT學(xué)習(xí)交流、4.5階層化和模數(shù)化的設(shè)計(jì)方法、階層化自頂向下：將設(shè)計(jì)塔斯克整體階層化、搖滾樂化，降低各級(jí)的復(fù)雜性，極簡(jiǎn)化各模塊的功能。 自下而上：實(shí)現(xiàn)或調(diào)用有限復(fù)雜性的模塊。 模數(shù)化模數(shù)化并重復(fù)使用經(jīng)設(shè)計(jì)驗(yàn)證的邏輯門電路。 兩種方法常常一起使用以逐步將電路分解為若干簡(jiǎn)單模塊，并設(shè)計(jì)并連接這些個(gè)的各模塊。 43，PPT學(xué)習(xí)交流，追加控制側(cè)的擴(kuò)展例： 74HC138(3線8線解碼器) 4線16線解碼器，例4.5.2，44，PPT學(xué)習(xí)交流，D3=1，D3=0，45，PPT學(xué)習(xí)交流，例4.5.4是4選1數(shù)據(jù)選擇器的例子例4.5.

9、4是用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)的47，PPT學(xué)習(xí)通信，4.6可編程邏輯器件(PLD， Programmable Logic Device )一、概要1 .數(shù)字集成電路具有在功能上分為通用型、專用型兩種通用ics通用型Application-Specific ICs專用型2. PLD的特征：以通用型device老虎鉗生產(chǎn)， 邏輯功能是由用戶通過編程老虎鉗設(shè)定的，數(shù)字系統(tǒng)，48，PPT學(xué)習(xí)交流二，PLD的發(fā)展和分類PROM， 最早的PLD FPLA現(xiàn)場(chǎng)可程序設(shè)計(jì)師邏輯陣列PAL可程序設(shè)計(jì)師邏輯陣列GAL通用陣列邏輯EPLD可擦除可編程邏輯器件CPLD復(fù)雜的可編程邏輯器件FPGA現(xiàn)場(chǎng)可程序設(shè)計(jì)師男同性戀陣列fieldprogrammablelogicarraygenerale