1、第4章 存儲器和高速緩存技術(shù),主要內(nèi)容： 存儲器的分類和構(gòu)成原理 存儲器的擴展 微型計算機存儲器體系結(jié)構(gòu) 高速緩存技術(shù),4.1 存儲器分類和結(jié)構(gòu) 4.1.1 存儲器分類,1. 內(nèi)存儲器(內(nèi)存或主存),功能：存儲當(dāng)前運行所需的程序和數(shù)據(jù)。,特點：CPU可以直接訪問并與其交換信 息，容量小，存取速度快。,2. 外存儲器( 外存),功能：存儲當(dāng)前不參加運行的程序和數(shù)據(jù)。,特點：CPU不能直接訪問，配備專門設(shè)備才能進(jìn)行交換信息，容量大，存取速度慢。,3. 半導(dǎo)體存儲器分類,4. 存儲器的譯碼結(jié)構(gòu),(1) 單譯碼方式,Ap-1,Ap-2,A1,A0,N 取 1 譯 碼 器,基本存儲電路,p個輸入,M位位

2、線,D0,D1,DM1,N根字線N=2p 個地址,W0,W1,選中的字線輸出M位,Wn-1,輸出緩沖放大器,單譯碼尋址示意圖,(2) 雙譯碼方式,雙譯碼結(jié)構(gòu)示意圖,4.1.2 隨機存儲器,一、靜態(tài)隨機存儲器SRAM,六管靜態(tài)RAM基本存儲電路,圖中V1V2是工作管，V3V4是負(fù)載管，V5V6是控制管，V7V8也是控制管，它們?yōu)橥涣芯€上的存儲單元共用。,二、動態(tài)隨機存儲器DRAM,刷新放大器,數(shù)據(jù)I/O線,T1,CS,行選擇信號,單管DRAM基本存儲元電路,T2,列選擇 信號,下圖為單管動態(tài)RAM的基本存儲電路，由MOS晶體管和一個電容CS組成。,4.1.3 只讀存儲器ROM,一、掩膜ROM,

3、R R R R,VCC,1 2 3 4,字線,位4 位3 位2 位1,輸出數(shù)據(jù)數(shù),二極管ROM陣列,二、可編程ROM (PROM),熔絲式PROM的基本存儲結(jié)構(gòu),三、可擦除、可編程ROM（EPROM）,EPROM的基本存儲電路和FAMOS結(jié)構(gòu),(a) EPROM的基本存儲結(jié)構(gòu),(b) 浮置柵雪崩注入型場效應(yīng)管結(jié)構(gòu),四、電可擦除可編程ROM（EEPROM）,E2PROM是一種在線（即不用拔下來）可編程只讀存儲器，它能像RAM那樣隨機地進(jìn)行改寫，又能像ROM那樣在掉電的情況下所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點，如圖4.18所示。 E2PROM的另一個優(yōu)點是擦除可以按

4、字節(jié)分別進(jìn)行（不像EPROM擦除時把整個片子的內(nèi)容全變?yōu)椤?”）。,E2PROM結(jié)構(gòu)示意圖,+VG,+VD,+VG,+VD,五、Flash存儲器,閃速存儲器（Flash Memory）是一種新型的半導(dǎo)體存儲器，由于它具有可靠的非易失性、電擦除性以及低成本（單管），對于需要實施代碼或數(shù)據(jù)更新的嵌入式應(yīng)用是一種理想的存儲器，而且它在固有性能和成本方面有較明顯的優(yōu)勢。, 閃速存儲器可實現(xiàn)大規(guī)模電擦除。, 閃速存儲器的擦除功能可迅速清除整個器件中所有內(nèi)容。, 閃速存儲器可以被擦除和重新編程幾十萬次而不會失效。,固有的非易失性 它不同于靜態(tài)RAM，不需要備用電池來確保數(shù)據(jù)存留，也不需要磁盤作為動態(tài)RAM

5、的后備存儲器。,(2) 經(jīng)濟的高密度 Intel的1M位閃速存儲器的成本按每位計要比靜態(tài)RAM低一半以上。閃速存儲器的成本僅比容量相同的動態(tài)RAM稍高，但卻節(jié)省了輔助（磁盤）存儲器的額外費用和空間。,(3) 可直接執(zhí)行 由于省去了從磁盤到RAM的加載步驟，查詢或等待時間僅決定于閃速存儲器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動。,(4) 固態(tài)性能 閃速存儲器是一種低功耗、高密度且沒有移動部分的半導(dǎo)體技術(shù)。便攜式計算機不再需要消耗電池以維持磁盤驅(qū)動器運行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔(dān)心工作條件變壞時磁盤會發(fā)生故障。,Ug,Sg,Dg,控制柵極CG,浮空柵極FG,

6、N,N,P襯底,Dg,Sg,Ug,字線,位線,氮氧化物,隧道氧化物,控制柵極CG,浮空柵極FG,N,N,P襯底,Dg,Sg 12V,Ug 0V,擦除：從浮空柵移走電子,控制柵極CG,浮空柵極FG,N,N,P襯底,Dg 7V,Sg 0V,Ug 12V,編程：為浮空柵增加電子,字線Ug,位線Ud,源線Us,FLASH存儲陣列,舉例：使用62256（32K8位）芯片和2164 （64K1位）為8086CPU組織128KB存儲系統(tǒng)。,4.1.4 存儲器的擴充,62256,A0A14 OE CE,D0D7,24 譯碼器,62256,A0A14 OE CE,D0D7,62256,A0A14 OE CE,D

7、0D7,62256,A0A14 OE CE,D0D7,Y0 Y1 Y2 Y3,A0A14,A16,A15,D0D7,2164,A0A15 OE CE,D,D,A0A15 OE CE,D,A0A15 OE CE,A0A15,D7 D1,D0,2164,A0A15 OE CE,D,D,A0A15 OE CE,D,A0A15 OE CE,A16,以上存儲器系統(tǒng)存在哪些問題？怎樣解決？,62256,A0A14 OE CE,D0D7,24 譯碼器,62256,A0A14 OE CE,D0D7,62256,A0A14 OE CE,D0D7,62256,A0A14 OE CE,D0D7,Y0 Y1 Y2 Y

8、3,A0A14,A16,A15,A18,A17,A19,D0D7,2164,A0A15 OE CE,D,D,A0A15 OE CE,D,A0A15 OE CE,A0A15,D7 D1,D0,2164,A0A15 OE CE,D,D,A0A15 OE CE,D,A0A15 OE CE,A18,A17,A19,A16,思考題： 1、在RAM中，哪種存儲器集成度高，哪種存儲器訪問速度最塊？一般在計算機的CACHE系統(tǒng)中，哪種存儲器適合組成CACHE？ 2、在EPROM中，哪種存儲器集成度高，并簡述USB存儲器的基本工作原理？ 3、在實模式下，CPU能使用到的最大存儲空間是多少？為什么？ 4、有一種存

9、儲芯片24256（256K4位），需要組成存儲空間為1MB的存儲系統(tǒng)，需要這種芯片多少？并畫出與CPU連接的簡單示意圖。,本節(jié)次課主要內(nèi)容： 1、微型計算機系統(tǒng)內(nèi)存體系結(jié)構(gòu) 內(nèi)存的分布 內(nèi)存的組織 2、高速緩沖技術(shù) CACHE的組織方式 CACHE的數(shù)據(jù)更新方式,4.2 微型計算機存儲器體系結(jié)構(gòu),一、層次化的存儲器體系結(jié)構(gòu),寄存器組,片內(nèi)CACHE 主板CACHE,內(nèi)存（DRAM，ROM）,輔助存儲器（硬盤、軟盤、U盤）,CPU,主機板,二、內(nèi)存的基本結(jié)構(gòu),基本 內(nèi)存區(qū),高端 內(nèi)存區(qū),擴展 內(nèi)存區(qū),00000H,A0000H 9FFFFH,FFFFFH,1、基本內(nèi)存區(qū) 微機啟動時，進(jìn)入實模式，

10、先使用基本內(nèi)存區(qū)，容量為640KB，從00000H9FFFFH，其中00000H003FFH為中斷向量表。 2、高端內(nèi)存區(qū) 高端內(nèi)存區(qū)時主板BIOS等ROM使用的專用地址區(qū)，容量為384KB，地址范圍：9FFFFH-FFFFFH 其中F0000H-FFFFFH,64KB為BIOS區(qū) A0000H-BFFFFH,128KB為顯示緩沖區(qū) C0000H-DFFFFH,128KB,硬盤、網(wǎng)卡等緩沖區(qū) 3、擴展內(nèi)存 高檔CPU的可以擴展到64GB（36位地址）,三、16位微機內(nèi)存的組織,奇地址,偶地址,A19A1,A0,BHE,D15D0,D15-D8,D7-D0,1、按字節(jié)訪問 A0=0,BHE=1

11、訪問偶地址，數(shù)據(jù)在D0D7上傳輸。 A0=1,BHE=0 訪問奇地址，數(shù)據(jù)在D8D15上傳輸。 2、按字訪問 A00,BHE=0,數(shù)據(jù)在D0D15上傳輸。 對準(zhǔn)方式：1個總線周期 非對準(zhǔn)方式：2個總線周期，高8位在奇地址，低8位在偶地址。,A31A2,BHE3,D31D0,D31-D24,D23-D16,D15-D8,D7-D0,BHE2,BHE1,BHE0,四、32位微機存儲器組織,4.3 高速緩存技術(shù)CACHE,一、概述,1、CACHE系統(tǒng)的3個部分 CACHE模塊：快速的SRAM； 主存：DRAM； CACHE控制器 2、CACHE命中率,二、組織方式,1、全相連方式 原理：主存中的一個

12、區(qū)塊可以映射到CACHE的任何地方 特點：為映射主存的區(qū)塊提供的極大的靈活性。 缺點：CPU在確定數(shù)據(jù)是否在CACHE中時，需要比對每個塊區(qū)的地址，則需要浪費許多的時間。,22位塊區(qū)地址,4字節(jié)數(shù)據(jù)塊,主存,主存32位地址,FFFFFC,FFE2C4,EF526C,20FEF8,13F674,000000,16M DRAM,2816位次SRAM,4096位次SRAM,塊內(nèi) 字節(jié) 地址,31 23 2 1 0,DRAM/ CACHE選擇,2、直接映像方式 原理：主存的一個塊區(qū)映射到CACHE的一個固定的地方 如：將主存劃分為64KB的塊區(qū)，塊區(qū)內(nèi)地址從0000HFFFFH，CACHE容量為64K

13、B，其地址與塊區(qū)內(nèi)地址相對應(yīng)。然后主存每塊區(qū)定義一個索引號，如果該塊區(qū)的數(shù)據(jù)在CACHE中，則CACHE的標(biāo)記字段保存這些索引號。 優(yōu)點：只需比對索引號即可確定CACHE是否命中，提高了比對速度。 缺點：主存中，同塊區(qū)（同索引號）相鄰的數(shù)據(jù)不一定在CACHE中，降低了命中率。,主存32位地址,塊內(nèi) 字節(jié) 地址,31 23 15 2 1 0,DRAM/ CACHE選擇,FFFC FF FFF8 0000,54 0008 0004 0000,FFFC 01 FFF8 0000,00 FFF8 0004 0000,主存 索引 標(biāo)記,索引,8位標(biāo)記 數(shù)據(jù)塊,16KB 64KB,3、組相聯(lián)方式 原理：組

14、相聯(lián)方式與直接映像方式類同，只是一個劃分的內(nèi)存塊區(qū)中有多個數(shù)據(jù)與CACHE對應(yīng)（CACHE被劃分為多個塊），這樣提高了命中率。,主存32位地址,31 23 15 14 0,DRAM/ CACHE選擇,7FFC 1FF 7FF8 0000,054 0008 0004 0000,7FFC 001 7FF8 0000,000 7FF8 0004 0000,主存 索引 標(biāo)記,索引,9位標(biāo)記 數(shù)據(jù)塊,16KB 32KB,32KB,數(shù)據(jù)塊,2位區(qū)分塊內(nèi)地址,三、CACHE的數(shù)據(jù)更新方式 問題的提出： 1）由于存在CACHE，一個數(shù)據(jù)即保存在CACHE中，也保存在內(nèi)存中，當(dāng)數(shù)據(jù)更新時，會出現(xiàn)不一致性； 2）

15、當(dāng)有多個處理器時，每個處理器都有自己的CACHE，同一個內(nèi)存中的數(shù)據(jù)可能會在多個CACHE系統(tǒng)中，當(dāng)數(shù)據(jù)更新時，其一致性不能保證。,第一種問題的 解決方法： 1、通寫式 原理：每當(dāng)CPU將數(shù)據(jù)寫到CACHE中時，CACHE控制器就會把數(shù)據(jù)寫回到內(nèi)存中，主存的數(shù)據(jù)得到及時更新。 缺點：每次更新CACHE時，主存都有寫操作，總線會很繁忙。 2、緩沖通寫式 原理：在主存和CACHE中加一個緩沖器，當(dāng)CACHE更新時，先把數(shù)據(jù)寫到緩沖器中，CPU的下一個操作周期時，緩沖器在把數(shù)據(jù)寫到主存。 3、回寫式 原理：在CACHE中，設(shè)置一個更新標(biāo)記位，當(dāng)CACHE數(shù)據(jù)更新時，將標(biāo)記置“1”。當(dāng)CACHE數(shù)據(jù)區(qū)被新的內(nèi)存塊替換時，才把數(shù)據(jù)回寫到前任主存，并將更新標(biāo)記清“0”。,第二種問題的解