電工技術(shù)電子技術(shù)清華31組合邏輯電路_第1頁(yè)
電工技術(shù)電子技術(shù)清華31組合邏輯電路_第2頁(yè)
電工技術(shù)電子技術(shù)清華31組合邏輯電路_第3頁(yè)
電工技術(shù)電子技術(shù)清華31組合邏輯電路_第4頁(yè)
電工技術(shù)電子技術(shù)清華31組合邏輯電路_第5頁(yè)
已閱讀5頁(yè),還剩60頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、2020/7/28,電工技術(shù),第13章 組合邏輯電路,第31講,13.6 TTL集成門(mén)電路 13.7 其它類(lèi)型的TTL門(mén)電路,13.8 組合邏輯電路的分析 13.9 組合邏輯電路的設(shè)計(jì) 13.10 集成組合邏輯電路,2020/7/28,電工技術(shù),TTL 晶體管-晶體管邏輯集成電路,集成門(mén)電路,MOS 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管集成電路,2020/7/28,電工技術(shù),13.6.1 TTL與非門(mén)的基本原理,13.6 TTL集成門(mén)電路,2020/7/28,電工技術(shù),1. 任一輸入為低電平(0.3V)時(shí),1V,不足以讓 T2、T5導(dǎo)通,T2、T5截止,uo=5-uR2-ube3-ube43.4V 高電平

2、!,2020/7/28,電工技術(shù),電位被嵌 在2.1V,全反偏,1V,2. 輸入全為高電平(3.4V)時(shí)或輸入全甩空,T2、T5飽和導(dǎo)通,uo =0.3V 輸出低電平,輸入甩空,相當(dāng)于輸入“1”,2020/7/28,電工技術(shù),2020/7/28,電工技術(shù),與非門(mén)表示符號(hào),邏輯表示式,2020/7/28,電工技術(shù),如:TTL門(mén)電路芯片(四2輸入與非門(mén),型號(hào)74LS00 ),地GND,TTL門(mén)電路芯片簡(jiǎn)介,外形,電源VCC(+5V),2020/7/28,電工技術(shù),4、常用TTL邏輯門(mén)電路,2020/7/28,電工技術(shù),13.6.2 TTL門(mén)電路的主要技術(shù)參數(shù),1) 輸出高電平、低電平,高電平: 3

3、.4V-4V 以上,低電平: 0.3V-0.4V以下,2) 閾值電壓: UTH=1.4V,高電平,2020/7/28,電工技術(shù),3) 扇出系數(shù): N =10,TTL門(mén)電路的主要參數(shù),扇出系數(shù) 輸出端允許驅(qū)動(dòng)的門(mén)電路的最大數(shù)目。,2020/7/28,電工技術(shù),輸入A、B波形如圖所示, 請(qǐng)畫(huà)出與非門(mén)的輸出(Y)波形。,A,B,Y,課堂練習(xí):,2020/7/28,電工技術(shù),13.7 其它類(lèi)型的TTL門(mén)電路,1. 集電極開(kāi)路的與非門(mén)(OC門(mén)),輸入全1時(shí),輸出=0; 輸入任0時(shí),輸出懸空,應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻 RL 。,2020/7/28,電工技術(shù),OC門(mén)可以實(shí)現(xiàn)“線與”功能。,分析:F1、

4、F2、F3任一導(dǎo)通,則F=0。 F1、F2、F3全截止,則F=1 。,F=F1F2F3,2020/7/28,電工技術(shù),負(fù)載電阻RL和電源 UCC可以根據(jù)情況選擇。,2020/7/28,電工技術(shù),2. 三態(tài)門(mén),E 控制端,一、結(jié)構(gòu),2020/7/28,電工技術(shù),二、工作原理,(1) 控制端E=0時(shí)的工作情況:,2020/7/28,電工技術(shù),(2) 控制端E=1時(shí)的工作情況,2020/7/28,電工技術(shù),功能表,三、三態(tài)門(mén)的符號(hào)及功能表,功能表,2020/7/28,電工技術(shù),三態(tài)門(mén)主要作為T(mén)TL電路與總線間的接口電路。,四、三態(tài)門(mén)的用途,工作時(shí),E1、E2、E3分時(shí)接入高電平。,2020/7/28

5、,電工技術(shù),13.8 組合邏輯電路的分析,特點(diǎn):某一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻電路的輸入信號(hào)決定, 而與該電路在此輸入信號(hào)之前所具有的狀態(tài)無(wú)關(guān)。,組合邏輯電路:用各種門(mén)電路組成的,用于實(shí)現(xiàn)某種功能的復(fù)雜邏輯電路。,2020/7/28,電工技術(shù),例1:,組合邏輯電路的分析,2020/7/28,電工技術(shù),組合邏輯電路的分析,例2:,本圖功能:二選一電路。,M=0時(shí):門(mén)1輸出恒為1, A信號(hào)被拒之門(mén)外。,2020/7/28,電工技術(shù),13.9 組合邏輯電路的設(shè)計(jì),方法步驟:,根據(jù)題意列真值表,2020/7/28,電工技術(shù),例1: 交通燈故障監(jiān)測(cè)邏輯電路的設(shè)計(jì)。,紅燈R 黃燈Y 綠燈G,2020/7/2

6、8,電工技術(shù),單獨(dú)亮正常,黃、綠同時(shí)亮正常,其他情況不正常,組合邏輯電路的設(shè)計(jì),2、卡諾圖化簡(jiǎn),3、寫(xiě)最簡(jiǎn)邏輯式,設(shè):燈亮為“1”,不亮為“0”, 正常為“0”,不正常為“1”。,例1,2020/7/28,電工技術(shù),4、用基本邏輯門(mén)構(gòu)成邏輯電路,若要求用與非門(mén)構(gòu)成邏輯電路呢?,組合邏輯電路的設(shè)計(jì)例1,2020/7/28,電工技術(shù),5、用與非門(mén)構(gòu)成邏輯電路,組合邏輯電路的設(shè)計(jì)例1,2020/7/28,電工技術(shù),例2,設(shè)計(jì)一個(gè)三人表決邏輯電路,要求: 三人A、B、C各控制一個(gè)按鍵,按下為“1”,不按為“0”。多數(shù)(2)按下為通過(guò)。通過(guò)時(shí)L1,不通過(guò)L0。用與非門(mén)實(shí)現(xiàn)。,組合邏輯電路的設(shè)計(jì),2020

7、/7/28,電工技術(shù),2、用畫(huà)卡諾圖化簡(jiǎn),L= AC + BC + AB,3、 寫(xiě)出最簡(jiǎn)“與或”式,組合邏輯電路的設(shè)計(jì),1、列真值表,2020/7/28,電工技術(shù),4、用與非門(mén)實(shí)現(xiàn)邏輯電路,組合邏輯電路的設(shè)計(jì)例2,2020/7/28,電工技術(shù),13.10 集成組合邏輯電路,13.10.1 數(shù)據(jù)選擇器,13.10.2 七段顯示譯碼器,13.10.3 譯碼器,13.10.4 加法器,2020/7/28,電工技術(shù),13.10.1 數(shù)據(jù)選擇器,集成組合邏輯電路,從多個(gè)數(shù)據(jù)中選擇出一個(gè)選擇,也叫多路轉(zhuǎn)換器,其功能類(lèi)似一個(gè)多投開(kāi)關(guān),是一個(gè)多輸入、單輸出的組合邏輯電路。,2020/7/28,電工技術(shù),1、2

8、選1數(shù)據(jù)選擇器,輸入數(shù)據(jù),輸出數(shù)據(jù),控制信號(hào),集成化,型號(hào):74LS157,2020/7/28,電工技術(shù),數(shù)據(jù)選擇器,2、4選1數(shù)據(jù)選擇器(集成電路型號(hào):74LS153),2020/7/28,電工技術(shù),4選1數(shù)據(jù)選擇器,2020/7/28,電工技術(shù),TTL集成電路:雙4選1數(shù)據(jù)選擇器,型號(hào):74LS153(國(guó)產(chǎn)T1153-T4153),2020/7/28,電工技術(shù),13.10.2 七段顯示譯碼器,顯示譯碼器,用于將數(shù)字儀表、計(jì)算機(jī)、和其它數(shù)字系統(tǒng)中的測(cè)量數(shù)據(jù)、運(yùn)算結(jié)果譯成十進(jìn)制數(shù)顯示出來(lái)。,2020/7/28,電工技術(shù),二進(jìn)制數(shù)(8421碼),顯示譯碼器,組成:用0和1兩個(gè)數(shù)字組成, 逢二進(jìn)一

9、,2020/7/28,電工技術(shù),二進(jìn)制數(shù)(8421碼),每一位上的1所代表的十進(jìn)制數(shù)的大小稱(chēng)為權(quán)重,例:十進(jìn)制數(shù) 1 1 1 1,1103+1102+1101+1100 =11000+1100+110+11 =1111,例:二進(jìn)制數(shù) 1 1 1 1,123+122+121+120 =18+14+12+11 =15,四位二進(jìn)制數(shù),每位的權(quán)重分別為8、4、2、1,所以稱(chēng)為8421碼,2020/7/28,電工技術(shù),二十進(jìn)制(BCD碼),顯示譯碼器,用4位二進(jìn)制數(shù)0000-1001 分別代表十進(jìn)制數(shù)0-9, 稱(chēng)為二十進(jìn)制數(shù), 又稱(chēng)為BCD碼 (Binary Coded Decimal),2020/7/

10、28,電工技術(shù),Ya-Yg: 控制信號(hào) 高電平時(shí),對(duì)應(yīng)的LED亮 低電平時(shí),對(duì)應(yīng)的LED滅,發(fā)光二極管,顯示譯碼器,1)二-十進(jìn)制顯示譯碼器,-七段數(shù)碼管顯示譯碼器,2020/7/28,電工技術(shù),A3-A0: 輸入數(shù)據(jù),要設(shè)計(jì)的七段數(shù)碼管顯示譯碼器,七段數(shù)碼管顯示譯碼器,2020/7/28,電工技術(shù),七段顯示譯碼電路真值表,2020/7/28,電工技術(shù),七段顯示譯碼電路真值表,十進(jìn)制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1

11、1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,2020/7/28,電工技術(shù),無(wú)所謂項(xiàng)當(dāng)1處理,先設(shè)計(jì)輸出Ya的邏輯表示式及電路圖,2020/7/28,電工技術(shù),以同樣的方法可設(shè)計(jì)出Yb-Yg的邏輯表示式及其電路圖;將所有電路圖畫(huà)在一起,就得到總電路圖。,將此電路圖集

12、成化,得到七段顯示譯碼器的集成電路74LS48(國(guó)產(chǎn)型號(hào):T339),七段數(shù)碼管顯示譯碼器,2020/7/28,電工技術(shù),控制端,七段數(shù)碼管顯示譯碼器,控制端功能,2020/7/28,電工技術(shù),七段數(shù)碼管顯示譯碼器,2020/7/28,電工技術(shù),七段顯示譯碼器74LS48與數(shù)碼管的連接,此三控制端不用時(shí),通過(guò)電阻接高電平。,BCD碼,2020/7/28,電工技術(shù),13.10.3 譯碼器,用途: 計(jì)算機(jī)中的地址譯碼電路,常用類(lèi)型:,2線 4線譯碼器 型號(hào): 74LS139 3 線 8線譯碼器 型號(hào): 74LS138 4 線 16線譯碼器 型號(hào): 74LS154,2020/7/28,電工技術(shù),(1

13、) 2 線 4線譯碼器,2020/7/28,電工技術(shù),同理寫(xiě)出其他輸出量的邏輯式,74LS139,2020/7/28,電工技術(shù),(2) 3線8線譯碼器(74LS138),(邏輯電路設(shè)計(jì)略,設(shè)計(jì)方法同24譯碼器),2020/7/28,電工技術(shù),(3) 4線16線譯碼器(74LS154),(邏輯電路設(shè)計(jì)略,設(shè)計(jì)方法同24譯碼器),2020/7/28,電工技術(shù),譯碼器的應(yīng)用舉例:,(1) 模擬信號(hào)多路轉(zhuǎn)換的數(shù)字控制,輸入模擬電壓,模擬電子開(kāi)關(guān),u0,u1,u2,u3,u,輸出模擬電壓,數(shù)字控制信號(hào),2020/7/28,電工技術(shù),(2) 計(jì)算機(jī)中存儲(chǔ)器單元及輸入輸出接口的尋址,0單元,1單元,2單元,

14、3單元,控制門(mén),控制門(mén),控制門(mén),控制門(mén),譯碼器,A1,A0,或接口單元 存儲(chǔ)器單元,計(jì)算機(jī) 中央控制 單元 (CPU),數(shù)據(jù)線,地址線,單元選擇線,2020/7/28,電工技術(shù),地址線數(shù)n 尋址范圍(可選擇的單元數(shù)) n 2 3 4 16 (單片機(jī)) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK),2020/7/28,電工技術(shù),13.10.4 加法器,(1) 半加器,2020/7/28,電工技術(shù),半加器邏輯電路圖,2020/7/28,電工技術(shù),(2) 全加器,低位向本位的進(jìn)位,本位和,本位向高位的進(jìn)位,2020/7/28,電工技術(shù),全加器真值表,Fn = Cn (An Bn),C n+1 = AnBn+Cn(An Bn),全加器邏輯函數(shù)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論