1、第二節(jié) 半導體存儲器,工藝,雙極型,MOS型,TTL型,ECL型,速度很快、,功耗大、,容量小,電路結(jié)構(gòu),PMOS,NMOS,CMOS,功耗小、,容量大,工作方式,靜態(tài)MOS,動態(tài)MOS,存儲信息原理,靜態(tài)存儲器SRAM,動態(tài)存儲器DRAM,（雙極型、靜態(tài)MOS型）：,依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機制存儲信息。,（動態(tài)MOS型）：,依靠電容存儲電荷的原理存儲信息。,功耗較大,速度快,作Cache。,功耗較小,容量大,速度較快,作主存。,（靜態(tài)MOS除外）,5.2.1 靜態(tài)MOS存儲單元與存儲芯片,1.六管單元,（1）組成,T1、T3：MOS反相器,Vcc,觸發(fā)器,T2、T4：MOS反相器,T5

2、、T6：控制門管,Z,Z：字線，選擇存儲單元,位線，完成讀/寫操作,W,W：,（2）定義,“0”：T1導通，T2截止；,“1”：T1截止，T2導通。,（3）工作,T5、T6,Z：加高電平，,高、低電平，寫1/0。,（4）保持,只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導通，另一管截止的狀態(tài)不變，稱靜態(tài)。,導通，選中該單元。,電流，讀1/0。,Z：加低電平，,T5、T6截止，該單元未選中，保持原狀態(tài)。,2.存儲芯片,例.SRAM芯片2114（1K4位）,（1）外特性,靜態(tài)單元是非破壞性讀出，讀出后不需重寫。,地址端：,（2）內(nèi)部尋址邏輯,A9A0（入）,數(shù)據(jù)端：,D3D0（入/出）,控制端

3、：,片選CS,= 0 選中芯片,= 1 未選中芯片,寫使能WE,= 0 寫,= 1 讀,電源、地,尋址空間1K，存儲矩陣分為4個位平面，每面1K1位。,X0,每面矩陣排成64行16列。,6位行地址,X63,Y0,Y15,兩級譯碼,一級：,地址譯碼，,選擇字線、位線。,二級：,一根字線和,一組位線交叉，,選擇一位單元。,4位列地址,5.2.2 動態(tài)MOS存儲單元與存儲芯片,1.四管單元,（1）組成,T1、T2：記憶管,C1、C2：柵極電容,T3、T4：控制門管,Z：字線,（2）定義,“0”：T1導通，T2截止,“1”：T1截止，T2導通,（C1有電荷，C2無電荷）；,（C1無電荷，C2有電荷）。

4、,（3）工作,Z：加高電平，,T3、T4導通，選中該單元。,2.單管單元,（1）組成,（4）保持,高、低電平，寫1/0。,高電平，斷開充電回路，,讀1/0。,Z：加低電平，,T3、T4截止，該單元未選中，保持原狀態(tài)。,需定期向電容補充電荷（動態(tài)刷新），稱動態(tài)。,四管單元是非破壞性讀出，讀出過程即實現(xiàn)刷新。,C：記憶單元,T：控制門管,Z：字線,W：位線,3.存儲芯片,（2）定義,（4）保持,寫入：Z加高電平，T導通，,在W上加高/低電平，寫1/0。,讀出：W先預充電，,根據(jù)W線電位的變化，讀1/0。,斷開充電回路。,Z：加低電平，,T截止，該單元未選中，保持原狀態(tài)。,單管單元是破壞性讀出，讀出

5、后需重寫。,“0”：C無電荷，電平V0（低）,外特性：,“1”：C有電荷，電平V1（高）,（3）工作,Z加高電平，T導通，,例.DRAM芯片2164（64K1位）,地址端：,A7A0（入）,數(shù)據(jù)端：,Di（入）,控制端：,片選,寫使能WE,= 0 寫,= 1 讀,電源、地,分時復用，提供16位地址。,Do（出）,行地址選通RAS,列地址選通CAS,：=0時A7A0為行地址,高8位地址,：=0時A7A0為列地址,低8位地址,1腳未用，或在新型號中用于片內(nèi)自動刷新。,5.2.3 半導體存儲器邏輯設計,需解決：,芯片的選用、,例1.,用2114（1K4）SRAM芯片組成容量為4K8的存儲器。地址總線

6、A15A0（低）,雙向數(shù)據(jù)總線D7D0（低）,讀/寫信號線R/W。,給出芯片地址分配與片選邏輯,并畫出M框圖。,1.計算芯片數(shù),動態(tài)M的刷新、,（1）先擴展位數(shù)，再擴展單元數(shù)。,主存的組織涉及：,主存的校驗。,地址分配與片選邏輯、,信號線的連接。,2片1K4,1K8,4組1K8,4K8,8片,M的邏輯設計、,存儲器尋址邏輯,2.地址分配與片選邏輯,（2）先擴展單元數(shù)，再擴展位數(shù)。,4片1K4,4K4,2組4K4,4K8,8片,芯片內(nèi)的尋址系統(tǒng)(二級譯碼),芯片外的地址分配與片選邏輯,為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲單元,由哪幾位地址形成芯片選擇邏輯，以便尋找芯片,存儲空間分配：,4KB

7、存儲器在16位地址空間（64KB）中占據(jù) 任意連續(xù)區(qū)間。,需12位地址尋址：,4KB,A15A12A11A10A9A0,A11A0,0 0 0 0,任意值,0 0 1 1,0 1 1 1,1 0 1 1,0 1 0 0,1 0 0 0,1 1 0 0,1 1 1 1,片選,芯片地址,低位地址分配給芯片，高位地址形成片選邏輯。,芯片 芯片地址 片選信號 片選邏輯,1K,1K,1K,1K,A9A0,A9A0,A9A0,A9A0,CS0,CS1,CS2,CS3,A11A10,A11A10,A11A10,A11A10,3.連接方式,（1）擴展位數(shù),4,4,10,4,A9A0,（2）擴展單元數(shù),（3）連

8、接控制線,（4）形成片選邏輯電路,某半導體存儲器，按字節(jié)編址。其中，0000H 07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15A0（低）。給出地址分配和片選邏輯。,例2.,1.計算容量和芯片數(shù),ROM區(qū)：2KB,RAM區(qū)：3KB,存儲空間分配：,2.地址分配與片選邏輯,先安排大容量芯片（放地址低端），再安排小容量芯片。,便于擬定片選邏輯。,共3片,A15A14A13A12A11A10A9A0,0 0 0 0 0 0 0,0 0 0 0 0 1 1,0 0 0 0 1 1 1,0 0 0 1 0 0

9、 1 1,0 0 0 0 1 0 0,0 0 0 1 0 0 0 0,低位地址分配給芯片，高位地址形成片選邏輯。,芯片 芯片地址 片選信號 片選邏輯,2K,2K,1K,A10A0,A10A0,A9A0,CS0,CS1,CS2,A12A11,A12A11,A12A11,5KB需13位地址尋址：,ROM,A12A0,RAM,A10,A15A14A13為全0,設計一半導體存儲器，其中ROM區(qū)4KB，選 用ROM芯片（4K4位/片）；RAM區(qū)3KB，選用RAM 芯片（2KB/片和1K4位/片）。地址總線A15A0 （低），雙向數(shù)據(jù)總線D7D0（低），讀/寫線 R/W，地址有效信號VMA,作業(yè)：,1.給

10、出芯片地址分配和片選邏輯式,2.畫出該存儲器邏輯框圖（各芯片信號線的連接 及片選邏輯電路，,注意：ROM的數(shù)據(jù)端是單向（出），不使用R/W；,片選低電平有效）。,(=1,片選有效；=0,片選無效)。,VMA連至片選邏輯電路。,5.2.4 動態(tài)存儲器的刷新,1.刷新定義和原因,定期向電容補充電荷,刷新,動態(tài)存儲器依靠電容電荷存儲信息。平時無電源 供電，時間一長電容電荷會泄放，需定期向電容 補充電荷，以保持信息不變。,注意刷新與重寫的區(qū)別。,破壞性讀出后重寫，以恢復原來的信息。,2.最大刷新間隔,在此期間，必須對所有動態(tài)單元刷新一遍。,各動態(tài)芯片可同時刷新，片內(nèi)按行刷新,非破壞性讀出的動態(tài)M，需補充電荷以保持原來的信息。,2ms,3.刷新方法,（按行讀）。,刷新一行所用的時間,刷新周期,（存取周期）,刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。,對主存的訪問,由CPU提供行、列地址，隨機訪問。,2ms內(nèi)集中安排所有刷新周期。,CPU訪存：,4.刷新周期的安排方式,死區(qū),用在實時要求不高的場合。,動態(tài)芯片刷新：,由刷新地址計數(shù)器提供行地址，定時刷新。,（1）集中刷新,2ms,50ns,（2）分散刷新,各刷新周期分散安排在存取周期中。,100ns,用在低速