1、第四章演習(xí)問題的解答3 .我們知道，某臺(tái)機(jī)器的主存儲(chǔ)器大小為64KB，以字節(jié)為單位進(jìn)行尋址。 要求：(1)如果用1K4位的SRAM芯片構(gòu)成這個(gè)主內(nèi)存，需要多少芯片？(2)主存儲(chǔ)地址是多少位？ 有多少人被用來選電影？ 有多少人被用于芯片內(nèi)的選擇？(3)畫出該存儲(chǔ)器的邏輯框圖。參考回答：(1)64KB/1K4位=642=128張。(2)因?yàn)槭亲止?jié)地址，所以主存儲(chǔ)地址是校正16位、6位選擇片段、10位選擇片段內(nèi)選擇片段。(3)顯然，位方向擴(kuò)展了2倍，字方向擴(kuò)展了64倍。 在下圖中，芯片選擇信號(hào)CS為高電平時(shí)有效。用64K1位的DRAM芯片配置256K8位的內(nèi)存。 要求：(1)修正需要的芯片數(shù)，描繪其

2、存儲(chǔ)器的邏輯框圖。(2)如果采用異步刷新方式，每個(gè)小區(qū)的刷新間隔在2ms以下，則產(chǎn)生刷新信號(hào)的間隔是多少？ 如果采用集中刷新方式，內(nèi)存的刷新最少需要多長的讀寫周期參考回答：(1)256KB/64K1比特=48=32張。 內(nèi)存邏輯框圖請(qǐng)參照下一頁(圖中，芯片選擇信號(hào)CS為高電平活動(dòng))。(2)每個(gè)小區(qū)的刷新間隔為2ms，因而在采用異步刷新時(shí)，每2ms以內(nèi)只能刷新一次，且只能刷新一次。 因?yàn)镈RAM芯片存儲(chǔ)器陣列為64K=256256，所以共校正256行。 因此，內(nèi)存控制器需要每隔2ms/256=7.8s生成刷新信號(hào)。 在采用集中刷新方式的情況下，存儲(chǔ)器整體的刷新需要一次256個(gè)存儲(chǔ)器(讀寫)周期，

3、在此過程中存儲(chǔ)器不能進(jìn)行讀寫動(dòng)作。在5.8k8位EPROM芯片上配置32K16位只讀內(nèi)存，查詢：(1)數(shù)據(jù)寄存器最少需要多少位？ (2)地址寄存器最少需要多少位？(3)合訂需要多少個(gè)EPROM芯片？ (4)描繪該只讀存儲(chǔ)器的邏輯框圖。參考回答：(1)數(shù)據(jù)寄存器最少為16位。(2)地址寄存器最低： 15位(按下16位的字地址時(shí)為16位(以字節(jié)為單位進(jìn)行尋址時(shí))。(3)需要合訂32K16位/8K8位=42=8張。(4)該只讀存儲(chǔ)器的邏輯框圖如下(假設(shè)是按字地址的類型，則該圖中的芯片選擇信號(hào)CS在高電平下有效)。6 .一臺(tái)計(jì)算機(jī)有0000H7FFFH的ROM區(qū)域，現(xiàn)在用8K4位的RAM芯片形成32K

4、8位的存儲(chǔ)器區(qū)域，CPU地址總線為A0-A15，數(shù)據(jù)總線為D0-D7，控制信號(hào)為R/W# (讀取/寫入地址解碼) 上述其他條件不變，假設(shè)CPU地址線變更為24條，地址范圍000000H007FFFH配置為ROM區(qū)域，剩馀的所有地址空間配置為8K4位的RAM芯片，則需要多少個(gè)這樣的RAM芯片？參考回答：CPU地址線總共是16位，所以存儲(chǔ)器地址空間是0000HFFFFH，其中，8000HFFFFH是RAM區(qū)域，總共215=32K單元，其空間大小是32KB，所以8K4位的芯片數(shù)是32KB/8K4位ROM區(qū)域?yàn)?000H7FFFH、RAM區(qū)域?yàn)?000HFFFFH，因此能利用最高地址A15進(jìn)行區(qū)分，當(dāng)

5、A15為0時(shí)選擇ROM芯片。 1時(shí)檢查RAM芯片，此時(shí)，根據(jù)A14和A13進(jìn)行解碼，得到4個(gè)解碼信號(hào)，分別用于4組字?jǐn)U展芯片的芯片選擇信號(hào)。 (省略圖示，參照?qǐng)D4.15 )在CPU地址線為24位、ROM區(qū)域?yàn)?00000H007FFFH的情況下，由于ROM區(qū)域的大小為32KB、總大小為16MB=214KB=51232KB，所以RAM區(qū)域的大小為51132KB，所使用的RAM芯片數(shù)為51137 .假定一個(gè)存儲(chǔ)器系統(tǒng)支持4介質(zhì)交叉訪問，并且在某個(gè)程序運(yùn)行期間訪問地址序列為3、9、17、2、51、37、13、4、8、41、67、10，那么哪個(gè)地址訪問會(huì)發(fā)生介質(zhì)沖突？參考回答：對(duì)于具有4主體交叉訪問的

6、存儲(chǔ)系統(tǒng)，每個(gè)存儲(chǔ)模塊的地址分布如下Bank0: 0、4、8、12、16 Bank1: 1、5、9、13、17 37 41Bank2: 2、6、10、14、18 Bank3: 3、7、11、15、195167如果給定的訪問地址在相鄰的4次訪問中出現(xiàn)在同一存儲(chǔ)體內(nèi)，則會(huì)發(fā)生訪問沖突。 因此，17和9、37和17、13和37、8和4發(fā)生沖突。8 .在現(xiàn)代計(jì)算機(jī)中，SRAM通常用于實(shí)現(xiàn)高速、小容量的cache，而DRAM則用于實(shí)現(xiàn)低速、大容量的主存儲(chǔ)。 以前，超級(jí)計(jì)算機(jī)使用SRAM而不是cache來實(shí)現(xiàn)主存儲(chǔ)(如Cray巨型機(jī))，但是在不考慮成本的情況下，是否如此修改高性能計(jì)算機(jī)？ 為什么？參考回答

7、：不這樣做的理由主要有以下兩點(diǎn)主內(nèi)存越大越好，主內(nèi)存越大，頁面不足率降低，因此訪問磁盤所需的時(shí)間縮短。 顯然，DRAM芯片遠(yuǎn)大于由SRAM芯片組成的主存儲(chǔ)容量。程序訪問的局部特征提高了cache的命中率，因此，即使將DRAM芯片而非高速的SRAM芯片用于主存儲(chǔ)器，也不會(huì)影響訪問速度。9 .提供了具有以下要求的程序或段的示例：(1)對(duì)于數(shù)據(jù)訪問，幾乎沒有時(shí)間局部性和空間局部性。(2)數(shù)據(jù)訪問的時(shí)間局部性好，但空間局部性少。(3)對(duì)于數(shù)據(jù)訪問，空間局部性好，但幾乎沒有時(shí)間局部性。(4)數(shù)據(jù)訪問，空間局部性和時(shí)間局部性兩者都良好。參考回答(略):可以舉出很多類似的例子。 例如，對(duì)于按行優(yōu)先存儲(chǔ)在存儲(chǔ)

8、器中的多維數(shù)組，如果按列優(yōu)先訪問數(shù)組元素，則空間局部性惡化，如果只訪問一次作為整個(gè)循環(huán)的數(shù)組元素，則時(shí)間局部性惡化。10 .假定計(jì)算機(jī)的主存儲(chǔ)大小為1GB，并且以字節(jié)為單位尋址。 cache的數(shù)據(jù)區(qū)域(即標(biāo)簽、有效位等存儲(chǔ)區(qū)域除外)為64KB，塊大小為128字節(jié)，采用直接映射和全寫方式。 請(qǐng)聽我說(1)主存儲(chǔ)地址如何分開？ 必須說明每個(gè)字段的含義、位數(shù)和在主存儲(chǔ)地址中的位置。(2)緩存的總?cè)萘渴嵌嗌傥?？參考回答?1)主存儲(chǔ)器空間的大小表示為1GB，按字節(jié)地址，主存儲(chǔ)器地址表示為30位。 由于cache為64KB/128B=512行，因此行索引(行號(hào))為9位，塊大小為128字節(jié)，塊中的地址為7

9、位。 因此，在30位的主存儲(chǔ)器地址中，前14位為標(biāo)志(Tag )的中央的9位是行索引，后7位是塊內(nèi)地址。(2)因?yàn)椴捎昧酥苯佑成?，所以在cache中沒有必要更換算法所需要的控制比特，在全寫入方式中也不需要修正(dirty )比特，總是需要標(biāo)志比特和有效比特，所以cache的總?cè)萘繛?12 (12880 )11 .一種糾正器的緩存有16行，開始時(shí)假定為空，塊大小為1字，采用直接映射方式。 CPU在運(yùn)行某個(gè)程序時(shí)，會(huì)訪問以下地址序列： 2、3、11、16、21、13、64、48、19、11、3、22、4、27、6、11。 要求：(1)說明每次訪問是命中還是缺失，嘗試修正訪問上述地址序列的命中率。(

10、cache數(shù)據(jù)區(qū)域的容量不變，塊大小變更為4個(gè)字時(shí)，上述地址序列的命中狀況會(huì)怎么樣參考答案(1) cache采用直接映射方式，其數(shù)據(jù)區(qū)域容量為16行1字/行=16字的主存儲(chǔ)器被分割為1字/塊，因此主存儲(chǔ)器塊號(hào)=大小。 因此，映射方案是cache行編號(hào)=主存儲(chǔ)器塊編號(hào)mod 16=大小mod 16。由于開始緩存為空，因此第一次為miss，以下是映射關(guān)系(大小-緩存行號(hào))和命中狀況。2-2:毫秒、3-:毫秒、11-113360毫秒、16-03360毫秒、21-53360毫秒、13-1:毫秒48-0: miss、更換、19-3: miss、更換、11-11: hit、3-3: miss、更換、224

11、-43360毫秒、27-113360毫秒、更換、6-63360毫秒、更換、11-113360毫秒、更換。只打一次！(2)cache采用直接映射方式，數(shù)據(jù)區(qū)域的容量不變，16字，塊大小為4字，因此，cache有4行的主內(nèi)存被分割為4字/塊，所以，主內(nèi)存塊號(hào)=大小/4 因此，映射方案是cache行編號(hào)=主存儲(chǔ)器塊編號(hào)mod 4=大小/4 mod 4。映射關(guān)系(大小-主內(nèi)存塊編號(hào)-cache行編號(hào))和命中狀況如下所示。2-0-0:毫秒、3-0-0: hit、11-2-23360毫秒、16-4-03360毫秒、更換、21-。64-16-0、48-12-0、19-4-03360毫秒、更換、11-2-23

12、360千秒、3-0-03360毫秒22-5-1: hit、4-1-1: miss、替換、27-6-2: miss、替換、6-1-1: hit打中四次。由此可知，如果塊變大，則能夠有效地利用存取的空間局部性，命中率提高12 .假設(shè)數(shù)組元素按從左到右的下標(biāo)順序存儲(chǔ)在主存儲(chǔ)器中。 讓我們更改下面函數(shù)中循環(huán)的順序，以便對(duì)數(shù)組元素的訪問與數(shù)組順序一致，并說明修改后的程序執(zhí)行時(shí)間比原程序短的原因。數(shù)字陣列(數(shù)字陣列)。int i，j，k，和=0；for (i=0； i N； 一)for (j=0； j N； j )for (k=0； 開關(guān)； 求和，求和，求和。返回和；是參考回答：數(shù)字陣列(數(shù)字陣列)。int i，j，k，和=0；for (k=0； 開關(guān)； k )for (i=0； i N； 一)