1、數(shù)字邏輯實驗報告專業(yè) 年級 姓名 學(xué)號 指導(dǎo)老師 實驗室 使用日期 蘇州大學(xué)計算機科學(xué)與技術(shù)學(xué)院統(tǒng)一印制二零零六年八月前言數(shù)字邏輯課程實驗是為了加深學(xué)生對課堂已學(xué)過的數(shù)字邏輯電路內(nèi)容的理解，為學(xué)生提供必要的實踐機會，以增強其感性認識，培養(yǎng)學(xué)生分析、設(shè)計、組裝和調(diào)試數(shù)字電路的基本技能，使學(xué)生掌握數(shù)字邏輯電路及實驗方法。隨著科學(xué)技術(shù)的發(fā)展，尤其是微電子技術(shù)和計算機技術(shù)的發(fā)展，數(shù)字邏輯電路的實驗也應(yīng)不斷得到更新、完善和開拓。除了對常規(guī)的TTL邏輯器件（如邏輯門、觸發(fā)器等中小規(guī)模集成電路）進行實驗外，也要學(xué)會可編程器件PLD（如CPLD、FPGA等大規(guī)模集成電路）的使用，借助計算機輔助設(shè)計軟件來進行數(shù)

2、字電路設(shè)計和功能仿真。這種硬件軟化的實驗方法具有容易設(shè)計、容易修改和容易實現(xiàn)等優(yōu)點，可有效地提高實驗效率，正在逐步地取代前一種純硬件聯(lián)接邏輯的實驗方法，成為數(shù)字邏輯電路實驗的重要內(nèi)容?？己朔绞綄嶒炚n的考核方式：根據(jù)學(xué)生實驗報告和實驗完成情況給出實驗成績。實驗課考核成績采用百分制記分，實驗課成績占課程總成績的20%。目錄實驗一、譯碼器3實驗二、譯碼器的應(yīng)用(一位全加器)5實驗三、優(yōu)先編碼器7實驗四、BCD碼轉(zhuǎn)換成余3碼9實驗五、四路數(shù)據(jù)選擇器12實驗六、四位多功能寄存器14實驗七、110101代碼發(fā)生器16實驗八、節(jié)拍電位發(fā)生器19實驗九、多諧振蕩器21實驗十、四位全加器23實驗十一、七段LED

3、譯碼器25實驗十二、四位二進制/十進制計數(shù)器27實驗十三、八位左移寄存器29實驗十四、先進后出堆棧31附錄1、MDL多功能數(shù)字邏輯實驗儀介紹34附錄2、可編程邏輯器件ispLSI1016簡介37附錄3、ispDesignEXPERT 8.3操作指南38附錄4、MAX+plus 10.0操作指南57實驗一、譯碼器一、實驗?zāi)康尿炞C3-8譯碼器的功能。通過實驗，學(xué)會使用FD-MDL多功能數(shù)字路邏輯實驗儀；學(xué)會對集成電路芯片引腳的辨認，學(xué)會使用集成電路芯片。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS138集成電路一塊。三、實驗原理74LS138引腳圖74LS138的C B A 三

4、個輸入變量，有23種不同狀態(tài)，每種狀態(tài)（即輸入值）的譯碼輸出分別用Y0Y7表示它們。任何時刻，Y0Y7中只有一個信號有效（低電平有效），為“0”，其余無效，為“1”。注意：3-8譯碼器工作時，按照其功能表，G1引腳應(yīng)該接“1”（高電平），G2A和G2B引腳應(yīng)該接“0”（低電平）。四、實驗內(nèi)容1與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號4。(2)KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS2、LS1、LS0、LR7LR0、LE7LE0的變化，并填入實驗記錄表。(3)若某一拍時，LE7LE0與LR7LR0狀態(tài)不同，則應(yīng)停下來及時檢查

5、線路。(4)單拍運行全部正確后，將KC2置于“運行”，KC1置于“連續(xù)”，連續(xù)運行“三-八譯碼器”，此時應(yīng)自動重復(fù)顯示節(jié)拍1至節(jié)拍8的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍輸入信號實驗結(jié)果LS2 CLS1 BLS0 ALE7 Y7LE6 Y6LE5 Y5LE4 Y4LE3 Y3LE2 Y2LE1 Y1LE0 Y010002001301040115100610171108111實驗二、譯碼器的應(yīng)用(一位全加器)一、 實驗?zāi)康挠?4LS138和74LS20設(shè)計實現(xiàn)一個一位全加器。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS138、74LS20集成電路各一塊。三、實驗原理圖中的“進位入”Ci

6、-1指的是低位的進位輸出，“進位出”Ci是本位的進位輸出。一位全加器真值表及集成電路引腳如下：四、實驗內(nèi)容1與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號2。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS2、LS1、LS0、LR1、LR0、LE1、LE0的變化，并填入表中。(3)若某一拍時，LE1、LE0與LR1、LR0的顯示不同，則應(yīng)停下來并檢查實驗線路。(4)單拍運行全部正確后，將KC2置于“運行”，KC1置于“連續(xù)”，連續(xù)運行“全加器”，此時應(yīng)自動重復(fù)顯示節(jié)拍1至節(jié)拍8的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍輸入信號正確結(jié)果實驗結(jié)果

7、LS2 Ci-1LS1 BiLS0 AiLR1 SiLR0 CiLE1 SiLE0 Ci100000200110301010401101510010610101711001811111六、實驗線路圖實驗三、優(yōu)先編碼器一、 實驗?zāi)康尿炞C優(yōu)先編碼器74LS148的功能。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS138、74LS148、74LS04集成電路各一塊。三、實驗原理把二進制數(shù)經(jīng)過譯碼器74LS138進行譯碼，然后把譯碼器的輸出再作為編碼器74LS148的輸入，使編碼器的輸出與二進制數(shù)一致。X1X0譯碼器優(yōu)先編碼器X0X1級聯(lián)入EI輸入7 6 5 4 3 2 1 0輸出

8、A2 A1 A0級聯(lián)出EO GS1X X X X X X X X1 1 11 10000000001 1 1 1 1 1 1 01 1 1 1 1 1 0 X1 1 1 1 1 0 X X1 1 1 1 0 X X X1 1 1 0 X X X X1 1 0 X X X X X1 0 X X X X X X0 X X X X X X X1 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 01 01 01 01 01 01 01 01 01 1 1 1 1 1 1 11 1 10 1 74LS148功能表1 2 3 4 5 6 7 8Vcc EO GS 3 2 1 0

9、A074LS1484 5 6 7 EI A2 A1 GND16 15 14 13 12 11 10 9譯碼器編碼器X1 X0 Y3 Y2 Y1 Y0 X1 X0S1 S0 E5 E4 E3 E2 E1 E0MDLLS1 LS0 LR5LR0 LE5LE0四、實驗內(nèi)容1 與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號6。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS1、LS0、LR5LR0、LE5LE0的變化，并填入表中。(3)若某一拍時，LE5LE0與LR5LR0的顯示不同，則應(yīng)停下來并檢查實驗線路。(4)單拍運行全部正確后，

10、將KC2置于“運行”，KC1置于“連續(xù)”，此時應(yīng)自動重復(fù)顯示節(jié)拍1至節(jié)拍4的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍輸入信號正確結(jié)果實驗結(jié)果LS1 LS0X1 X0LR5LR2Y3 Y0LR1 LR0X1 X0LE5 LE2Y3 Y0 LE1 LE0X1 X01234 0 0 0 1 1 0 1 10 0 0 10 0 1 00 1 0 01 0 0 00 00 11 01 1六、實驗線路圖實驗四、BCD碼轉(zhuǎn)換成余3碼一、 實驗?zāi)康氖紫攘私馑奈蝗悠?4LS83的功能，然后用74LS83設(shè)計實現(xiàn)BCD碼轉(zhuǎn)換成余3碼的電路。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。2 74LS83集成電路一塊。三

11、、實驗原理根據(jù)四位全加器74LS83的功能，以及BCD碼和余3碼的定義，實現(xiàn)BCD碼轉(zhuǎn)換成余3碼。十進制BCD碼B3B2B1B0余三碼E3E2E1E0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100四、實驗內(nèi)容1與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號11。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS4LS0，LR4LR0，LE4LE0的變化，并填寫在表中。(3)若某一拍時，LE4LE0與

12、LR4LR0狀態(tài)不同，則應(yīng)停下來及時檢查線路。(4)單拍運行全部正確后，將KC2置于“運行”，KC1置于“連續(xù)”，連續(xù)運行“BCD碼余三碼轉(zhuǎn)換器”，此時應(yīng)自動重復(fù)顯示節(jié)拍1到節(jié)拍10的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍十進制輸入信號正確結(jié)果實驗結(jié)果LS3 LS2 LS1 LS0B3 B2 B1 B0LR3 LR2 LR1 LR0S3 S2 S1 S0LE3 LE2 LE1 LE0S3 S3 S1 S0100 0 0 00 0 1 1210 0 0 10 1 0 0320 0 1 00 1 0 1430 0 1 10 1 1 0540 1 0 00 1 1 1650 1 0 11 0 0 0760 1

13、1 01 0 0 1870 1 1 11 0 1 0981 0 0 01 0 1 11091 0 0 11 1 0 0六、實驗線路圖實驗五、四路數(shù)據(jù)選擇器一、 實驗?zāi)康尿炞C四路數(shù)據(jù)選擇器的功能。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS153集成電路一塊。三、實驗原理真值表選通選擇輸出GBAY1XX0000Y=D0001Y=D1010Y=D2011Y=D3四、實驗內(nèi)容1 與FD-MDL的連接2 實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號14。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS6LS0和LR0，LE0的變化，并填

14、入表中。(3)若某一拍時，LE0與LR0的顯示不同，則應(yīng)停下來并檢查實驗線路。(4)單拍運行全部正確后，將KC2置于“運行”，KC1置于“連續(xù)”，連續(xù)運行“數(shù)據(jù)選擇器”，此時應(yīng)自動重復(fù)顯示節(jié)拍1至節(jié)拍8的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍輸入信號正確結(jié)果實驗結(jié)果LS6 LS5 LS4G B ALS3 LS2 LS1 LS0D3 D2 D1 D0LR0YLE0Y123456780 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 10 0 0 11 1 1 00 0 1 01 1 0 10 1 0 01 0 1 11 0 0 00 1 1 110101010實驗六、四位多功能寄存

15、器一、 實驗?zāi)康睦斫夂驼莆账奈欢喙δ芗拇嫫?4LS194的功能。通過實驗，掌握時序電路與組合電路的區(qū)別以及寄存器的特點。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS194、74LS04集成電路各一塊。三、實驗原理74LS194是四位移位寄存器，功能如下所示。四、實驗內(nèi)容1與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號20。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS7LS0，LR3LR0，LE3LE0的變化，并填寫在表中。(3)若某一拍時，LE3LE0與LR3LR0狀態(tài)不同，則應(yīng)停下來及時檢查線路。(4)

16、單拍運行全部正確后，將KC2置于“運行”，KC1置于“連續(xù)”，連續(xù)運行“四位多功能寄存器”，此時應(yīng)自動重復(fù)顯示節(jié)拍1至節(jié)拍18的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍功能輸入信號正確結(jié)果實驗結(jié)果LS7 LS6 LS5 LS4 LS3 LS2 LS1 LS0C1 C0 L R D C B ALR3 LR2 LR1 LR0QD QC QB QALE3 LE2 LE1 LE0QD QC QB QA01置全0置全10 0 0 0 0 0 0 00 0 0 0 1 1 1 10 0 0 01 1 1 123456789右移移入00 1 0 0 0 0 0 00 1 1 10 0 1 10 0 0 10 0 0 0移

17、入10 1 0 1 0 0 0 01 0 0 01 1 0 01 1 1 01 1 1 11011121314151617左移移入01 0 0 0 0 0 0 01 1 1 01 1 0 01 0 0 00 0 0 0移入11 0 1 0 0 0 0 00 0 0 10 0 1 10 1 1 11 1 1 118保持1 1 0 0 0 0 0 01 1 1 1實驗七、110101代碼發(fā)生器一、實驗?zāi)康牧私釪觸發(fā)器的特點，用D觸發(fā)器和門電路設(shè)計一個110101代碼發(fā)生器。通過實驗，掌握時序電路的設(shè)計方法，學(xué)會代碼發(fā)生器的設(shè)計。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS175

18、、74LS32、74LS08、74LS00集成電路各一塊。三、實驗原理110101代碼產(chǎn)生器的狀態(tài)表如下：現(xiàn)態(tài)次態(tài)輸出Q3Q2Q1Q3Q2Q1Z000001100101110110100010110111010001000001四、實驗內(nèi)容1與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號25。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS0，LR3LR0，LE3LE0的變化，并填寫在表中。(3)若某一拍時，LE3LE0與LR3LR0狀態(tài)不同，則應(yīng)停下來及時檢查線路。(4)單拍運行全部正確后，將KC2置于“運行”，KC1置于“連

19、續(xù)”，連續(xù)運行“110101代碼發(fā)生器”，此時應(yīng)自動重復(fù)顯示節(jié)拍1到節(jié)拍6的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍輸入信號正確結(jié)果實驗結(jié)果LS0CLRLR3 LR2 LR1Q3 Q2 Q1LR0ZLE3 LE2 LE1Q3 Q2 Q1LE0Z012345601111110 0 00 0 10 1 10 1 01 1 01 0 00 0 00101011六、實驗線路圖實驗八、節(jié)拍電位發(fā)生器一、實驗?zāi)康挠糜嫈?shù)器、譯碼器和門電路，設(shè)計節(jié)拍電位發(fā)生器，使之能循環(huán)產(chǎn)生W1W4四個節(jié)拍電位。通過實驗，鞏固時序電路的設(shè)計方法，學(xué)會節(jié)拍電位發(fā)生器的設(shè)計。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。274LS16

20、3、74LS138、74LS04集成電路各一塊。三、實驗原理用計數(shù)器、譯碼器和門電路，設(shè)計節(jié)拍電位發(fā)生器，使之能循環(huán)產(chǎn)生W1W4四個節(jié)拍電位。四、實驗內(nèi)容1與FD-MDL的連接2實驗步驟(1)置KC2于“停止”，置KC0于“序號”，選實驗序號24。(2)置KC2于“運行”，置KC1于“單拍”，然后單拍運行，觀察指示燈LS0，LR3LR0，LE3LE0的變化，并填寫在表中。(3)若某一拍時，LE3LE0與LR3LR0狀態(tài)不同，則應(yīng)停下來及時檢查線路。(4)單拍運行全部正確后，將KC2置于“運行”，KC1置于“連續(xù)”，連續(xù)運行，此時應(yīng)自動重復(fù)顯示節(jié)拍1到節(jié)拍4的實驗現(xiàn)象。五、實驗結(jié)果節(jié)拍輸入信號正

21、確結(jié)果實驗結(jié)果LS0CLRLR3 LR2 LR1 LR0W4 W3 W2 W1LE3 LE2 LE1 LE0W4 W3 W2 W101234011110 0 0 10 0 1 00 1 0 01 0 0 00 0 0 1六、實驗線路圖實驗九、多諧振蕩器一、實驗?zāi)康挠?4LS04及電阻、電容構(gòu)成RC環(huán)行振蕩器；用5G555及電阻、電容構(gòu)成多諧振蕩器。通過實驗，掌握環(huán)行振蕩器和多諧振蕩器的原理及設(shè)計方法，學(xué)會示波器的使用。二、實驗器材設(shè)備1 FD-MDL多功能數(shù)字路邏輯實驗儀。2 示波器一臺。374LS04、5G555集成電路各一塊；電阻、電容、三極管。三、實驗原理12四、實驗內(nèi)容1按圖連接構(gòu)成環(huán)

22、形振蕩器。(1)R取180、R*取100、C取820pF。用示波器觀察各點波形并記錄下來，并且算出震蕩頻率。(2)R取560、R*取100、C取3F。用示波器觀察各點波形并記錄下來，并且算出震蕩頻率。(3)用10K電位器替代R，R*用一級射極跟隨器替代，調(diào)節(jié)R，觀察波形，算出頻率范圍。2按圖連接構(gòu)成多諧振蕩器。R1取56K、R2取1K、C取0.01uf。用示波器觀察Vout、Vc波形并記錄下來，并且算出震蕩頻率。五、實驗結(jié)果實驗十、四位全加器一、實驗?zāi)康挠肰erilog HDL硬件描述語言設(shè)計四位全加器，在CPLD芯片中實現(xiàn)四位全加器。通過實驗，掌握EDA軟件ispDesignEXPERT的使

23、用，掌握用Verilog HDL硬件描述語言設(shè)計邏輯電路的方法。掌握CPLD的使用。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。2微機一臺，WINDOWS XP或WINDOWS 2000操作系統(tǒng)。3Lattice公司的IspDesignEXPERT8.3版EDA軟件及下載電纜一根。4CPLD芯片ispLSI 1016一塊。三、實驗原理用Verilog HDL硬件描述語言在CPLD芯片中實現(xiàn)四位全加器。求兩個四位二進制數(shù)的全加和。A3A0、B3B0分別為加數(shù)和被加數(shù)，SUM0SUM3為和，Cout為進位輸出。四、實驗內(nèi)容1 與FD-MDL的連接A0K032A1K125A2K226A3K

24、327B0K428B1K5229B2K630B3K731SUM06E0SUM17E1SUM28E2SUM39E30Cout44E4IspLSI10162實驗步驟用Verilog HDL硬件描述語言設(shè)計四位全加器，在微機上的ispDesignEXPERT軟件環(huán)境中對設(shè)計進行編譯和功能仿真，通過編譯和仿真后，連接微機和實驗儀器，將設(shè)計下載到CPLD芯片ispLSI 1016中，在CPLD芯片實現(xiàn)四位全加器。記錄仿真波形和實驗結(jié)果。實驗時選用實驗序號0。五、源程序代碼六、實驗結(jié)果實驗十一、七段LED譯碼器一、實驗?zāi)康挠肰erilog HDL硬件描述語言設(shè)計七段LED譯碼器，在CPLD芯片中實現(xiàn)七段L

25、ED譯碼器。通過實驗，鞏固EDA軟件ispDesignEXPERT的使用。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。2微機一臺，WINDOWS XP或WINDOWS 2000操作系統(tǒng)。3Lattice公司的IspDesignEXPERT8.3版EDA軟件及下載電纜一根。4CPLD芯片ispLSI 1016一塊。三、實驗原理用Verilog HDL硬件描述語言在CPLD芯片中實現(xiàn)七段LED譯碼器。D3D0為輸入代碼（00001111），輸出ah為共陰極LED七段顯示器的字形碼。四、實驗內(nèi)容1與FD-MDL的連接D0K032D1K125D2K226D3K327a6E0b7E1c8E2d

26、9E30e44E4IspLSI1016f3E5g4E6h5E72實驗步驟用Verilog HDL硬件描述語言設(shè)計七段LED譯碼器，在微機上的ispDesign EXPERT軟件環(huán)境中對設(shè)計進行編譯和功能仿真，通過編譯和仿真后，連接微機和實驗儀器，將設(shè)計下載到CPLD芯片ispLSI 1016中，在CPLD芯片實現(xiàn)七段LED譯碼器。記錄仿真波形和實驗結(jié)果。實驗時選用實驗序號0。五、源程序代碼六、實驗結(jié)果實驗十二、四位二進制/十進制計數(shù)器一、實驗?zāi)康挠肰erilog HDL硬件描述語言設(shè)計有異步清“0”功能的四位二進制/十進制計數(shù)器，并在CPLD芯片中實現(xiàn)。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字

27、路邏輯實驗儀。2微機一臺，WINDOWS XP或WINDOWS 2000操作系統(tǒng)。3Lattice公司的IspDesignEXPERT8.3版EDA軟件及下載電纜一根。4CPLD芯片ispLSI 1016一塊。三、實驗原理用Verilog HDL硬件描述語言在CPLD芯片中實現(xiàn)有異步清“0”功能的四位二進制/十進制計數(shù)器。CLK為時鐘脈沖，CLR為清0端，OUT0OUT3計數(shù)值輸出，Cout為進位輸出。四、實驗內(nèi)容1 與FD-MDL的連接2實驗步驟用Verilog HDL硬件描述語言設(shè)計有異步清“0”功能的四位二進制/十進制計數(shù)器，在微機上的isp Design EXPERT軟件環(huán)境中對設(shè)計進

28、行編譯和功能仿真，通過編譯和仿真后，連接微機和實驗儀器，將設(shè)計下載到CPLD芯片ispLSI 1016中，在CPLD芯片實現(xiàn)四位二進制/十進制計數(shù)器。記錄仿真波形和實驗結(jié)果。實驗時選用實驗序號0。五、源程序代碼六、實驗結(jié)果實驗十三、八位左移寄存器一、實驗?zāi)康挠肰erilog HDL硬件描述語言設(shè)計八位左移寄存器，在CPLD芯片中實現(xiàn)八位左移寄存器。二、實驗器材設(shè)備1FD-MDL多功能數(shù)字路邏輯實驗儀。2微機一臺，WINDOWS XP或WINDOWS 2000操作系統(tǒng)。3Lattice公司的IspDesignEXPERT8.3版EDA軟件及下載電纜一根。4CPLD芯片ispLSI 1016一塊。三、實驗原理用Verilog HDL硬件描述語言在CPLD芯片中實現(xiàn)八位左移寄