1、MOSFET及相關(guān)器件,現(xiàn)代半導(dǎo)體器件物理與工藝,Physics Technology of Modern Semiconductor Devices,2004,7,30,本章內(nèi)容,MOS二極管 MOSFET基本原理 MOSFET按比例縮小 CMOS與雙極型CMOS 絕緣層上MOSFET MOS存儲(chǔ)器結(jié)構(gòu) 功率MOSFET,理想MOS二極管,MOS二極管在半導(dǎo)體器件物理中占有極其重要的地位，因?yàn)樗茄芯堪雽?dǎo)體表面特性最有用的器件之一在實(shí)際應(yīng)用中，MOS二極管是先進(jìn)集成電路中最重要的MOSFET器件的樞紐在集成電路中，MOS二極管亦可作為一儲(chǔ)存電容器，并且是電荷耦合器件(CCD)的基本組成部分,

2、MOS二極管的透視結(jié)構(gòu)如圖(a)所示圖(b)為其剖面結(jié)構(gòu)，其中d為氧化層的厚度，而V為施加于金屬平板上的電壓當(dāng)金屬平板相對(duì)于歐姆接觸為正偏壓時(shí)，V為正值；而當(dāng)金屬平板相對(duì)于歐姆接觸為負(fù)偏壓時(shí)，V為負(fù)值,MOS二極管,右圖為V=0時(shí)，理想p型MOS二極管的能帶圖功函數(shù)為費(fèi)米能級(jí)與真空能級(jí)之間的能量差(金屬:qm;半導(dǎo)體:qs)，q為電子親和力，即半導(dǎo)體中導(dǎo)帶邊緣與真空能級(jí)的差值，qB為費(fèi)米能級(jí)EF與本征費(fèi)米能級(jí)Ei的能級(jí)差,理想MOS二極管定義為： (1)在零偏壓時(shí)，金屬功函數(shù)qm與半導(dǎo)體功函數(shù)qs的能級(jí)差為零或功函數(shù)差qms為零，如下式即在無(wú)外加偏壓之下其能帶是平的(稱為平帶狀況),(2)在任

3、意的偏壓之下，二極管中的電荷僅位于半導(dǎo)體之中，且與鄰近氧化層的金屬表面電荷量大小相等，但極性相反； (3)在直流偏壓下，無(wú)載流子通過氧化層，亦即氧化層的電阻值為無(wú)窮大 。,MOS二極管,半導(dǎo)體表面向上彎曲的能帶使得的能級(jí)差EF-Ei變大，進(jìn)而提升空穴的濃度，而在氧化層與半導(dǎo)體的界面處產(chǎn)生空穴堆積，稱為積累現(xiàn)象。其相對(duì)應(yīng)的電荷分布如圖所示.,當(dāng)一理想MOS二極管偏壓為正或負(fù)時(shí)，半導(dǎo)體表面可能會(huì)出現(xiàn)三種狀況對(duì)p型半導(dǎo)體而言，當(dāng)一負(fù)電壓施加于金屬平板上時(shí)，SiO2-Si界面處將產(chǎn)生超量的空穴，接近半導(dǎo)體表面的能帶將向上彎曲，如圖對(duì)理想MOS二極管而言，不論外加電壓為多少，器件內(nèi)部均無(wú)電流流動(dòng)，所以半

4、導(dǎo)體內(nèi)部的費(fèi)米能級(jí)將維持為一常數(shù)在半導(dǎo)體內(nèi)部的載流子密度與能級(jí)差成指數(shù)關(guān)系，即,MOS二極管,當(dāng)外加一小量正電壓于理想MOS二極管時(shí)，靠近半導(dǎo)體表面的能帶將向下彎曲，使EF=Ei，形成多數(shù)載流子(空穴)耗盡，稱為耗盡現(xiàn)象。在半導(dǎo)體中單位面積的空間電荷Qsc的值為qNAW，其中W為表面耗盡區(qū)的寬度,當(dāng)外加一更大的正電壓時(shí)，能帶向下彎曲得更嚴(yán)重使得表面的本征能級(jí)Ei越過費(fèi)米能級(jí)EF，如圖。正柵極電壓將在SiO2-Si的界面處吸引更多的負(fù)載流子(電子)半導(dǎo)體中電子的濃度與能差EF-Ei成指數(shù)關(guān)系，即,MOS二極管,由于EF-Ei0，在半導(dǎo)體表面上的電子濃度將大于ni，而空穴濃度將小于ni，即表面的電

5、子(少數(shù)載流子)數(shù)目大于空穴(多數(shù)載流子)，表面載流子呈現(xiàn)反型，稱為反型現(xiàn)象,起初，因電子濃度較小，表面處于一弱反型的狀態(tài)，當(dāng)能帶持續(xù)彎曲，使得導(dǎo)帶的邊緣接近費(fèi)米能級(jí)當(dāng)靠近SiO-Si由界面的電子濃度等于襯底的摻雜量時(shí)，開始產(chǎn)生強(qiáng)反型在此之后，大部分在半導(dǎo)體中額外的負(fù)電荷是由電子在很窄的n型反型層(0 xxi)中產(chǎn)生的電荷Qn如圖所組成，其中xi為反型層的寬度xi典型值的范圍從1nm 10nm，且通常遠(yuǎn)小于表面耗盡區(qū)的寬度,MOS二極管,一、表面耗盡區(qū)：下圖為p型半導(dǎo)體表面更為詳細(xì)的能帶圖在半導(dǎo)體襯底內(nèi)的靜電勢(shì)定義為零在半導(dǎo)體表面= s，s稱為表面電勢(shì)將電子與空穴的濃度表示為的函數(shù)：,其中當(dāng)能

6、帶如圖向下彎曲時(shí)，為正值表面載流子密度為,MOS二極管,根據(jù)以上的討論，以下各區(qū)間的表面電勢(shì)可以區(qū)分為 ss0：空穴耗盡(能帶向下彎曲)； s=B：禁帶中心，即nsnpni(本征濃度)； sB：反型(能帶向下彎曲超過費(fèi)米能級(jí)),電勢(shì)為距離的函數(shù)，可由一維的泊松方程式求得為,其中s(x)為位于x處的單位體積電荷密度，而s為介電常數(shù),MOS二極管,下面采用耗盡近似法分析p-n結(jié)當(dāng)半導(dǎo)體耗盡區(qū)寬度達(dá)到W時(shí)，半導(dǎo)體內(nèi)的電荷為s=-qNAW，積分泊松方程式可得距離x的函數(shù)的表面耗盡區(qū)的靜電勢(shì)分布：,表面電勢(shì)s為,注意此電勢(shì)分布與單邊的n+-p結(jié)相同。,當(dāng)s大于B時(shí)表面即發(fā)生反型，然而，我們需要一個(gè)準(zhǔn)則來(lái)

7、表示強(qiáng)反型的起始點(diǎn)超過該點(diǎn)表示此時(shí)反型層中的電荷數(shù)已相當(dāng)顯著,MOS二極管,設(shè)定表面電荷等于襯底雜質(zhì)濃度是一個(gè)簡(jiǎn)單的準(zhǔn)則，即ns=NA.因?yàn)椋墒?可得,上式表示需要一電勢(shì)B將表面的能帶彎曲至本征的條件(Ei=EF)，接著還需要一額外的電勢(shì)B，以將表面的能帶彎曲至強(qiáng)反型的狀態(tài),當(dāng)表面為強(qiáng)反型時(shí)，表面的耗盡區(qū)寬度達(dá)到最大值因此，當(dāng)s等于s(inv)時(shí)，可得到表面耗盡區(qū)的最大寬度Wm,MOS二極管,或,例1：一NA=1017cm-3的理想金屬-二氧化硅-硅二極管，試計(jì)算表面耗盡區(qū)的最大寬度,解：室溫下kT/q=0.026V，且ni=9.65109cm-3，Si的介電常數(shù)為11.98.8510-14

8、F/cm，由式可得,和,硅和砷化鎵中Wm與雜質(zhì)濃度的關(guān)系如圖，且p型半導(dǎo)體中NB等于NA，n型半導(dǎo)體中NB等于ND。,MOS二極管,其中E0為氧化層中的電場(chǎng)，Qs為半導(dǎo)體中每單位面積的電荷量，而C0=ox/d為每單位面積的氧化層電容其相對(duì)應(yīng)的靜電勢(shì)分布如圖(d)所示,二、理想MOS曲線 圖(a)為一理想MOS二極管的能帶圖，電荷的分布情形如圖(b)所示在沒有任何功函數(shù)差時(shí)，外加的電壓部分降落在氧化層，部分降落在半導(dǎo)體，因此,其中V0為降落在氧化層的電壓，且由圖(c)可得,MOS二極管,由上式和,MOS二極管的總電容C是由氧化層電容C0與半導(dǎo)體中的勢(shì)壘電容Cj相互串聯(lián)而成，如圖。,其中Cj=s/

9、W,如同突變p-n結(jié)一樣,可以消去W而得到電容的公式為,MOS二極管,由,反之，當(dāng)強(qiáng)反型發(fā)生時(shí)，即使增加所施加的電壓也無(wú)法增加耗盡區(qū)的寬度，表面電勢(shì)達(dá)到s(inv)，且注意每單位面積的電荷為qNAWm，可得在強(qiáng)反型剛發(fā)生時(shí)的金屬平行板電壓，稱為閾值電壓：,可見，當(dāng)表面開始耗盡時(shí)，電容值將會(huì)隨著金屬平行板上的電壓增加而下降當(dāng)外加電壓為負(fù)時(shí)，無(wú)耗盡區(qū)產(chǎn)生，將在半導(dǎo)體表面得到積累的空穴，因此，全部的電容值將很接近氧化層電容ox/d,MOS二極管,一理想MOS二極管的典型電容-電壓特性如圖所示，包含耗盡近似與精確值(實(shí)線)值得注意的是，耗盡近似與精確值相當(dāng)接近,一旦當(dāng)強(qiáng)反型發(fā)生時(shí)，勢(shì)壘電容保持Cj=s

10、/Wm的最小值，總電容將,對(duì)n型襯底而言，所有的考慮，在經(jīng)過變更相對(duì)應(yīng)符號(hào)與標(biāo)志后(如將Qp換成Qn)，也同樣有效其電容-電壓特性亦有相同的外觀，不過彼此將成鏡面對(duì)稱，且對(duì)于一n型襯底的理想MOS二極管而言，其閾值電壓將為負(fù)值,MOS二極管,然而，假如當(dāng)測(cè)量頻率足夠低時(shí)，使得表面耗盡區(qū)內(nèi)的產(chǎn)生-復(fù)合率與電壓變化率相當(dāng)或是更快時(shí)，電子濃度(少數(shù)載流子)與反型層中的電荷可以跟隨交流的信號(hào)因此導(dǎo)致強(qiáng)反型時(shí)的電容只有氧化層電容C0而已右圖為在不同頻率下所測(cè)得的MOS的C-V曲線，注意低頻的曲線發(fā)生在100Hz時(shí),在前一圖中，我們假設(shè)當(dāng)金屬平行板上的電壓發(fā)生變化時(shí)，所有增加的電荷將出現(xiàn)在耗盡區(qū)的邊緣，事

11、實(shí)上，只有當(dāng)測(cè)量頻率相當(dāng)高對(duì)才會(huì)發(fā)生,MOS二極管,解：,例2：一理想MOS二極管的NA=1017cm-3且d=5nm，試計(jì)算其C-V曲線中的最小電容值SiO2的相對(duì)介電常數(shù)為3.9。,在VT時(shí)的最小電容Cmin,因此Cmin約為C0的13,MOS二極管,對(duì)所有的MOS二極管而言，金屬-SiO2-Si為最受廣泛研究SiO2-Si系統(tǒng)的電特性近似于理想的MOS二極管然而，對(duì)于廣泛使用的金屬電極而言，其功函數(shù)差一般不為零，而且在氧化層內(nèi)部或SiO2-Si界面處存在的不同電荷，將以各種方式影響理想MOS的特性,一、功函數(shù)差 對(duì)于一有固定功函數(shù)qm的特定金屬，它與功函數(shù)為qs的半導(dǎo)體的功函數(shù)差qms=

12、q(m-s)將會(huì)隨著半導(dǎo)體的摻雜濃度而改變?nèi)鐖D。隨著電極材料與硅襯底摻雜濃度的不同，qms可能會(huì)有超過2V的變化。,SiO2-Si MOS二極管,MOS二極管,考慮一在獨(dú)立金屬與獨(dú)立半導(dǎo)體間的氧化層夾心結(jié)構(gòu)，如圖(a)。在此獨(dú)立的狀態(tài)下，所有的能帶均保持水平，即平帶狀況當(dāng)三者結(jié)合在一起，在熱平衡狀態(tài)下，費(fèi)米能級(jí)必為定值，且真空能級(jí)必為連續(xù)，為調(diào)節(jié)功函數(shù)差，半導(dǎo)體能帶需向下彎曲，如圖(b),因此在熱平衡狀態(tài)下，金屬含正電荷，而半導(dǎo)體表面則為負(fù)電荷為達(dá)到理想平帶狀況，需外加一相當(dāng)于功函數(shù)差qms的電壓，此對(duì)應(yīng)至圖(a)的狀況，在此需在金屬外加一負(fù)電壓VFB=ms，此電壓稱為平帶電壓,MOS二極管,

13、MOS二極管還受氧化層內(nèi)的電荷以及SiO2-Si界面陷阱的影響這些基本的陷阱與電荷的類型如圖所示，包括有界面陷阱電荷、氧化層固定電荷(fixed oxide charge)、氧化層陷阱電荷以及可動(dòng)離子電荷,二、界面陷阱與氧化層電荷 ：,MOS二極管,界面陷阱電荷Qit是由SiO2-Si界面特性所造成，且與界面處的化學(xué)鍵有關(guān)這些陷阱位于SiO2-Si界面處，而其能量則位于硅的禁帶中。這些界面陷阱密度(即每單位面積與單位電子陰的界面陷阱數(shù)目)與晶體方向有關(guān)在100方向，其界面陷阱密度約比111方向少一個(gè)數(shù)量級(jí).,目前在硅基上采用熱氧化生成二氧化硅的MOS二極管中所產(chǎn)生的大部分界面陷阱，可用低溫45

14、0的氫退火加以鈍化在100方向的Qit/q值可以小于1010cm-2,大約為每105個(gè)表面原子會(huì)存在一個(gè)界面陷阱電荷.在111方向的硅襯底中,Qit/q約為1011cm-2,MOS二極管,氧化層固定電荷Qf位于距離SiO2-Si界面約3nm處此電荷固定不動(dòng)，且即使表面電勢(shì)有大范圍的變化仍不會(huì)有充放電現(xiàn)象發(fā)生一般來(lái)說，Qf為正值，且與氧化、退火的條件以及硅的晶體方向有關(guān)一般認(rèn)為當(dāng)氧化停止時(shí)，一些離子化的硅留在界面處，而這些離子與表面未完全成鍵的硅結(jié)合(如Si-Si或Si-O鍵)，可能導(dǎo)致正的界面電荷Qf產(chǎn)生,Qf可視為是SiO2-Si界面處的片電荷層對(duì)小心呵護(hù)處理的SiO2-Si界面系統(tǒng)而言，其

15、氧化層固定電荷量在方向表面約為1010cm-2，而在方向表面約為51010cm-2由于方向具有較低的Qit與Qf，所以常用硅基MOSFET,MOS二極管,氧化層陷阱電荷Qot常隨著二氧化硅的缺陷產(chǎn)生，這些電荷可由如X光輻射或是高能量電子轟擊而產(chǎn)生這些陷阱分布于氧化層內(nèi)部，大部分與工藝有關(guān)的Qot可以低溫退火加以去除,鈉或其他堿金屬離子的可動(dòng)離子電荷Qm，在高溫(如大于100)或強(qiáng)電場(chǎng)的工作條件下，可在氧化層內(nèi)移動(dòng),在高偏壓及高溫的工作環(huán)境下，由堿金屬離子所造成的污染，可能會(huì)引發(fā)半導(dǎo)體器件穩(wěn)定度的問題在這些情況之下，可動(dòng)離子電荷可以在氧化層內(nèi)來(lái)回地移動(dòng)，并使得C-V曲線沿著電壓軸產(chǎn)生位移因此，在

16、器件制作的過程中需特別注意以消除可動(dòng)離子電荷,MOS二極管,下面將估算上述電荷對(duì)平帶電壓所產(chǎn)生的影響考慮如圖中位于每單位面積氧化層內(nèi)固定電荷的正片電荷Qo，如圖上半部所示，這些正的片電荷將在金屬與半導(dǎo)體內(nèi)感應(yīng)一些負(fù)電荷對(duì)泊松方程式做一次積分，可以得到電場(chǎng)的分布情形，如圖下半部所示此處我們假設(shè)沒有功函數(shù)差，即qms=0。,MOS二極管,為達(dá)到平帶狀態(tài)(即半導(dǎo)體內(nèi)無(wú)感應(yīng)電荷)，必須在金屬上施加一負(fù)電壓，如圖所示當(dāng)負(fù)電壓增加時(shí)，金屬獲得更多的負(fù)電荷，因此電場(chǎng)向下偏移，直到半導(dǎo)體表面的電場(chǎng)為零在此條件之下，電場(chǎng)分布的面積即為平帶電壓VFB：,因此，平帶電壓與片電荷密度Qo及其在氧化層中的位置xo有關(guān)當(dāng)

17、片電荷非常靠近金屬時(shí)，即xo=0，則將無(wú)法在硅基中感應(yīng)電荷，且不會(huì)對(duì)平帶電壓造成影響。反之，當(dāng)片電荷非常靠近半導(dǎo)體時(shí)，即xo=d，就如同氧化層固定電荷一般，將具有最大的影響力，并將平帶電壓提升為,MOS二極管,對(duì)一般任意分布于氧化層中的空間電荷而言，平帶電壓可表示為,其中(x)為氧化層中的體電荷密度倘若知道氧化層陷阱電荷的體電荷密度ot(x) ，以及可動(dòng)離子電荷的體電荷密度m(x) ，就可以得到Qot與Qm以及它們對(duì)于平帶電壓的貢獻(xiàn)：,假使功函數(shù)差qms的值不為零，且若界面陷阱電荷的值可以忽略不計(jì)，由實(shí)驗(yàn)測(cè)得的電容-電壓曲線將會(huì)從理想的理論曲線平移一個(gè)數(shù)值，,MOS二極管,圖中(a)為一理想M

18、OS二極管的C-V特性.由于受非零值的qms、Qf、Qm與Qot的影響，C-V曲線將平行偏移平移的C-V曲線如圖中(b)所示此外若存有大量的界面陷阱電荷，這些位于界面陷阱處的電荷將隨表面電勢(shì)而變，C-V曲線會(huì)隨其表面電勢(shì)的變化而改變，因此由于界面陷阱電荷， C-V曲線變?yōu)閳D中(c)所示， C-V曲線不但會(huì)扭曲變形，而且會(huì)產(chǎn)生偏移,MOS二極管,例3：試計(jì)算一NA1017cm-3及d=5nm的n+多晶硅-SiO2-Si二極管的平帶電壓假設(shè)Qt與Qm在氧化層中可被忽略，且Qf/q為5l011cm-2,解：由圖可知，在NA=1017cm-3時(shí)，對(duì)n+多晶硅系統(tǒng)而言，其ms為-0.98eV，且,所以,

19、MOS二極管,例4：假設(shè)在氧化層中的氧化層陷阱電荷Qot的單位體積電荷密度ot(y)為一個(gè)三角形分布，此分布情形可用(1018-51023x)cm-3函數(shù)加以描述，其中x為所在位置與金屬-氧化層界面間的距離氧化層厚度為20nm.試計(jì)算因Qot所造成的平帶電壓的變化量,解：由,得到,和,MOS二極管,電荷耦合器件的結(jié)構(gòu)如圖所示，其器件是由覆蓋于半導(dǎo)體襯底上的連續(xù)絕緣層(氧化層)上的緊密排列的MOS二極管陣列所組成CCD可以實(shí)現(xiàn)包含影像感測(cè)以及信號(hào)處理等廣泛的電子功能CCD的工作原理牽涉到電荷儲(chǔ)存以及由柵極電壓控制的輸運(yùn)行為圖中顯示對(duì)CCD施加一足夠大的正偏壓脈沖于所有的電極之上，以使其表面發(fā)生耗

20、盡,電荷耦合器件 (CCD),一較高的偏壓施加于中央的電極上，使中央的MOS結(jié)構(gòu)有較深的耗盡區(qū)，并形成一電勢(shì)阱亦即由于中央電極下方較深的耗盡層而產(chǎn)生一個(gè)中央呈深階狀的電勢(shì)分布此時(shí)所感應(yīng)生成的少數(shù)載流子(電子)，則會(huì)被收集至這個(gè)電勢(shì)阱中。,MOS二極管,假使右側(cè)電極上的電壓增加到超過中央電極的電壓時(shí)，我們可以得到如圖(b)所示的電勢(shì)分布。在此情況之下，少數(shù)載流子將由中央電極轉(zhuǎn)移至右側(cè)電極。隨后，電極的電勢(shì)可重新調(diào)整，使得靜止的儲(chǔ)存狀態(tài)位于右側(cè)的電極由這一連串連續(xù)的過程，我們可以成功地沿著一線性陣列傳送載流子,電荷耦合器件 (CCD),MOS二極管,MOSFET有許多種縮寫形式，如IGFET、MI

21、SFET、MOST等n溝道MOSFET的透視圖如圖所示它是一個(gè)四端點(diǎn)器件，由一個(gè)有兩個(gè)n+區(qū)域(即源極與漏極)的p型半導(dǎo)體所組成,氧化層上方的金屬稱為柵極(gate)，高摻雜或結(jié)合金屬硅化物的多晶硅可作為柵極電極，第四個(gè)端點(diǎn)為一連接至襯底的歐姆接觸基本的器件參數(shù)有溝道長(zhǎng)度L(為兩個(gè)n+-p冶金結(jié)之間的距離)、溝道寬度Z、氧化層厚度d、結(jié)深度rj以及襯底摻雜濃度NA. 器件中央部分即為MOS二極管,MOSFET基本原理,MOSFET中源極接點(diǎn)作為電壓的參考點(diǎn)當(dāng)柵極無(wú)外加偏壓時(shí)，源極到漏極電極之間可視為兩個(gè)背對(duì)背相接的p-n結(jié)，而由源極流向漏極的電流只有反向漏電流,MOSFET的基本特性,當(dāng)外加一

22、足夠大的正電壓于柵極上時(shí)，MOS結(jié)構(gòu)將被反型，以致于在兩個(gè)n+型區(qū)域之間形成表面反型層即溝道源極與漏極通過這一導(dǎo)電的表面n型溝道相互連結(jié)，并可允許大電流流過溝道的電導(dǎo)可通過柵極電壓的變化來(lái)加以調(diào)節(jié)襯底接點(diǎn)可連接至參考電壓或相對(duì)于源極的反向偏壓，襯底偏壓亦會(huì)影響溝道電導(dǎo),MOSFET基本原理,當(dāng)在柵極上施加一偏壓，并在半導(dǎo)體表面產(chǎn)生反型若在漏極加一小量電壓，電子將會(huì)由源極經(jīng)溝道流向漏極(對(duì)應(yīng)電流為由漏極流向源極)因此，溝道的作用就如同電阻一般，漏極電流ID與漏極電壓成比例，此即如圖(a)右側(cè)恒定電阻直線所示的線性區(qū),一、輸出特性 ：,MOSFET基本原理,半導(dǎo)體表面強(qiáng)反型形成導(dǎo)電溝道時(shí)，溝道呈現(xiàn)

23、電阻特性，當(dāng)漏-源電流通過溝道電阻時(shí)將在其上產(chǎn)生電壓降。若忽略其它電阻，則漏端相當(dāng)于源端的溝道電壓降就等于漏-源偏置電壓VDS。由于溝道上存在電壓降，使柵絕緣層上的有效電壓降從源端到漏端逐漸減小，降落在柵下各處絕緣層上的電壓不相等，反型層厚度不相等，因而導(dǎo)電溝道中各處的電子濃度不相等。當(dāng)漏極電壓持續(xù)增加，直到漏端絕緣層上的有效電壓降低于表面強(qiáng)反型所需的閾值電壓VT時(shí)，在靠近y=L處的反型層厚度xi將趨近于零，此處稱為夾斷點(diǎn)P，如圖(b),此時(shí)的漏-源電壓稱為飽和電壓VDsat。超過夾斷點(diǎn)后，漏極的電流量基本上維持不變，因?yàn)楫?dāng)VDVDsat時(shí)，在P點(diǎn)的電壓VDsat保持固定,MOSFET基本原理

24、,溝道被夾斷后，若VG不變，則當(dāng)漏極電壓持續(xù)增加時(shí)，超過夾斷點(diǎn)電壓VDsat的那部分即VDS-VDsat將降落在漏端附近的夾斷區(qū)上，因而夾斷區(qū)將隨VDS的增大而展寬，夾斷點(diǎn)P隨之向源端移動(dòng)，但由于P點(diǎn)的電壓保持為VDsat不變，反型層內(nèi)電場(chǎng)增強(qiáng)而同時(shí)反型載流子數(shù)減少，二者共同作用的結(jié)果是單位時(shí)間流到P點(diǎn)的載流子數(shù)即電流不變。一旦載流子漂移到P點(diǎn)，將立即被夾斷區(qū)的強(qiáng)電場(chǎng)掃入漏區(qū)，形成漏源電流，而且該電流不隨VDS的增大而變化，即達(dá)到飽和。此即為飽和區(qū)，如圖(c)所示當(dāng)然，如果VDS過大，漏端p-n結(jié)會(huì)發(fā)生反向擊傳。,MOSFET基本原理,為推導(dǎo)出基本的MOSFET特性，將基于下列的理想條件： (

25、1)柵極結(jié)構(gòu)如理想MOS二極管，即無(wú)界面陷阱、固定氧化層電荷或功函數(shù)差； (2)僅考慮漂移電流； (3)反型層中載流子的遷移率為固定值； (4)溝道內(nèi)雜質(zhì)濃度為均勻分布； (5)反向漏電流可忽略； (6)溝道中由柵極電壓所產(chǎn)生的垂直于ID電流方向的電場(chǎng)遠(yuǎn)大于由漏極電壓所產(chǎn)生的平行于ID電流方向的電場(chǎng) 最后的一個(gè)條件稱為緩變溝道近似法，通?？蛇m用于長(zhǎng)溝道的MOSFET中，基于此種近似法，襯底表面耗盡區(qū)中所包含的電荷量?jī)H由柵極電壓產(chǎn)生的電場(chǎng)感應(yīng)所生成,MOSFET基本原理,圖(a)為工作于線性區(qū)的MOSFET根據(jù)上述的理想條件，如圖(b)所示，在半導(dǎo)體中距離源極長(zhǎng)度為y處的每單位面積所感應(yīng)的電荷，

26、其為圖(a)中間的放大部分，由式,可得,和,其中s(y)為位于y處的表面電勢(shì)，而Co=ox/d為每單位面積的柵極電容,MOSFET基本原理,由于QS為反型層中每單阿位面積電荷量Qn與表面耗盡區(qū)中每單位面積的電荷量QSC的總和，所以我們可以得到,將上式代入前式可得,反型層的表面電勢(shì)s(y)可以近似為2B+V(y)，其中V(y)為y點(diǎn)與源極電極(可視為接地)間的反向偏壓，如圖(c)所示表面耗盡區(qū)內(nèi)的電荷Qsc(y)如前所述可表示為,MOSFET基本原理,溝道中在y處的電導(dǎo)率可近似為,積分項(xiàng)為反型層中單位面積中的總電荷量，即,對(duì)一固定的遷移率而言，溝道電導(dǎo)可表示為,所以,每一基本片段dy(如圖(b)

27、的溝道電阻為,MOSFET基本原理,此基本片段上的電壓降為,代入上式，并由源極(y=0，V=0)積分至漏極(y=L，V=VD)可得,其中ID為與y無(wú)關(guān)的漏極電流將式,MOSFET基本原理,當(dāng)VD很小時(shí)，式,下圖為根據(jù)上式所得到的理想MOSFET的電流-電壓特性曲線對(duì)一已知的VG而言，漏極電流一開始會(huì)隨漏極電壓線性增加(線性區(qū))，然后逐漸水平，最后達(dá)到一飽和值(飽和區(qū))虛線指出當(dāng)電流達(dá)到最大值時(shí)的漏極電壓( 即VDsat )的軌跡,可簡(jiǎn)化為,MOSFET基本原理,當(dāng)漏極電壓增加至使得反型層中的電荷值Qn(y)在y=L處為零時(shí)，在漏極處的移動(dòng)電子數(shù)目將大幅地減少，此點(diǎn)稱為夾斷點(diǎn)其漏極電壓與漏極電流

28、可表示為VDsat和IDsat,為閾值電壓，畫出ID對(duì)VG的曲線(對(duì)一已知的小VD而言)，此曲線稱為轉(zhuǎn)移特性曲線，閾值電壓可以由對(duì)VG軸線性外插得出在線性區(qū)，溝道電導(dǎo)gD以及跨導(dǎo)gm可表示為,其中,MOSFET基本原理,將上式代入式,當(dāng)漏極電壓大于VDsat時(shí)，則達(dá)到飽和區(qū)在Qn(L)=0的條件下，由式,得到VDsat的值為,MOSFET基本原理,對(duì)一處于飽和區(qū)的理想MOSFET而言，溝道電導(dǎo)為零，且跨導(dǎo)由最上面式子得到：,對(duì)低襯底摻雜與薄氧化層而言，飽和區(qū)的閾值電壓VT與式,可得飽和電流為,相同在高摻雜濃度下，VT變得與VG有關(guān),MOSFET基本原理,所以,例5：對(duì)一n型溝道n型多晶硅-Si

29、O2-Si的MOSFET，其柵極氧化層厚8nm，NA=1017cm-3且VG=3V，試計(jì)算其VDsat。,解：,MOSFET基本原理,依據(jù)反型層的形式，MOSFET有四種基本的形式假如在零柵極偏壓下，溝道的電導(dǎo)非常低，必須在柵極外加一正電壓以形成n溝道，則此器件為增強(qiáng)型(或稱常關(guān)型)n溝道MOSFET如果在零偏壓下，已有n溝道存在，而必須外加一負(fù)電壓來(lái)排除溝道中的載流子，以降低溝道電導(dǎo)，則此器件為耗盡型(或稱常開型)n溝道MOSFET同樣也有p溝道增強(qiáng)型與耗盡型MOSFET,需注意的是，對(duì)增強(qiáng)型n溝道器件而言，必須施加一個(gè)大于閾值電壓VT的正柵極偏壓，才能有顯著的漏極電流流通對(duì)耗盡型n溝道器件

30、而言，在VG=0時(shí)已有大量電流流通，且變動(dòng)?xùn)艠O電壓可以增減其電流以上的討論在改變極性后，亦可適用于p溝道器件,MOSFET的種類,MOSFET基本原理,MOSFET基本原理,閾值電壓是MOSFET最重要的參數(shù)之一，理想的閾值電壓如式,閾值電壓控制,然而，當(dāng)考慮固定氧化層電荷以及功函數(shù)差時(shí)，將會(huì)有一平帶電壓偏移除此之外，襯底偏壓同樣也能影響閾值電壓當(dāng)一反向偏壓施加于襯底與源極之間時(shí)，耗盡區(qū)將會(huì)加寬，欲達(dá)到反型所需的閾值電壓必須增大，以提供更大的Qsc?？筛淖冮撝惦妷旱母黜?xiàng)參數(shù)如下：,其中VBS為反向襯底-源極偏壓 。,MOSFET基本原理,精確控制集成電路中各MOSFET的閾值電壓，對(duì)可靠的電路

31、工作而言是不可或缺的一般來(lái)說，閾值電壓可通過將離子注入溝道區(qū)來(lái)加以調(diào)整,如：穿過表面氧化層的硼離子注入通常用來(lái)調(diào)整n溝道MOSFET的閾值電壓這種方法可以精確地控制雜質(zhì)的數(shù)量，所以閾值電壓可得到嚴(yán)格的控制帶負(fù)電的硼受主增加溝道內(nèi)摻雜的水平，因此VT將隨之增加相同地，將少量的硼注入p溝道MOSFET，可降低VT的絕對(duì)值右圖為不同摻雜濃度的VT。,MOSFET基本原理,例6：對(duì)一個(gè)NA1017cm-3與Qf/q51011cm-2的n溝道n+多晶硅-SiO2-Si的MOSFET而言，若柵極氧化層為5nm，試計(jì)算VT值需要多少的硼離子劑量方能使VT增加至0.6V?假設(shè)注入的受主在Si-SiO2界面形成

32、一薄電荷層,解：,由,設(shè)VBS=0 ，得,硼電荷造成平帶電壓漂移qFB/Co，因此,MOSFET基本原理,也可以通過改變氧化層厚度來(lái)控制VT隨著氧化層厚度的增加，n溝道MOSFET的閾值電壓變得更大些，而p溝道MOSFET將變得更小些對(duì)一固定的柵極電壓而言，較厚的氧化層可輕易地降低電場(chǎng)強(qiáng)度.,解：,而其它各量與例6相同，故,例7：若例6中的柵氧化成厚度增加為500nm，其VT=?,此時(shí),MOSFET基本原理,功函數(shù)差和襯底偏壓亦可用來(lái)調(diào)整閾值電壓因襯底偏壓所導(dǎo)致閾值電壓的變化為,解：,假如畫出漏極電流對(duì)VG的圖形，則VG軸的截距即為閾值電壓，如圖，隨著襯底電壓VBS由0V增至2V，閾值電壓亦由

33、0.56V增至1.03V閾值電壓提升較大,例8：針對(duì)例中閾值電壓VT為-0.02V的MOSFET器件，假如襯底電壓由0V增加至2V，試計(jì)算閾值電壓的變化量,MOSFET基本原理,MOSFET尺寸的縮減在一開始即為一持續(xù)的趨勢(shì).在集成電路中,較小的器件尺寸可達(dá)到較高的器件密度此外，較短的溝道長(zhǎng)度可改善驅(qū)動(dòng)電流(ID1/L)以及工作時(shí)的特性然而，由于器件尺寸的縮減，溝道邊緣( 如源極、漏極及絕緣區(qū)邊緣 )的擾動(dòng)將變得更加重要因此器件的特性將不再遵守長(zhǎng)溝道近似的假設(shè),前面所得到的閾值電壓是基于漸變溝道近似推導(dǎo)得出的，亦即襯底耗盡區(qū)內(nèi)的電荷僅由柵極電壓產(chǎn)生的電場(chǎng)所感應(yīng)即VT與源極到漏極間的橫向電場(chǎng)無(wú)關(guān)

34、然而隨著溝道長(zhǎng)度的縮減，源極與漏極間的電場(chǎng)將會(huì)影響電荷分布、閾值電壓控制以及器件漏電等器件特性,短溝道效應(yīng)(short-channel effect ),MOSFET按比例縮小,當(dāng)溝道的邊緣效應(yīng)變得不可忽略時(shí)，隨著溝道的縮減，n溝道MOSFET的閾值電壓通常會(huì)變得不像原先那么正，而對(duì)于p溝道MOSFET而言，則不像原先那么負(fù)，下圖顯示了在VDS=0.05V時(shí)VT下跌的現(xiàn)象,一、線性區(qū)中的閾值電壓下跌( Vth roll-off ),MOSFET按比例縮小,閾值電壓下跌可用如圖所示的電荷共享模型來(lái)加以解釋，此圖為一個(gè)n溝道MOSFET的剖面圖，且器件工作在線性區(qū)(VDS0.1V)，因此漏極結(jié)的耗

35、盡區(qū)寬度幾乎與源極結(jié)相同由于溝道的耗盡區(qū)與源極和漏極的耗盡區(qū)重疊，由柵極偏壓產(chǎn)生的電場(chǎng)所感應(yīng)生成的電荷可用這梯形區(qū)域來(lái)近似等同,閾值電壓漂移量VT是因?yàn)楹谋M區(qū)由長(zhǎng)方形LWm變?yōu)樘菪?L+L)Wm/2，而使得電荷減少所造成的VT為：,其中NA為襯底的摻雜濃度，Wm為耗盡區(qū)寬度，rj為結(jié)深度，L為溝道長(zhǎng)度，而Co為每單位面積的柵極氧化層電容,MOSFET按比例縮小,當(dāng)短溝道MOSFET的漏極電壓由線性區(qū)增至飽和區(qū)時(shí)，其閾值電壓下躍將更嚴(yán)重此效應(yīng)稱為漏極導(dǎo)致勢(shì)壘下降數(shù)個(gè)不同溝道長(zhǎng)度的n溝道器件的源極與漏極間的表面電勢(shì)如圖所示，點(diǎn)線為VDS=0，實(shí)線為VDS0當(dāng)柵極電壓小于VT時(shí)，p-型硅襯底在n+源

36、極與漏極間形成一勢(shì)壘，并限制電子流由源極流向漏極,二、漏極導(dǎo)致勢(shì)壘下降(DIBL),MOSFET按比例縮小,DIBL造成在SiO2/Si的界面形成漏電路徑當(dāng)漏極電壓足夠大時(shí)，可能也會(huì)有顯著的漏電流由源極經(jīng)短溝道MOSFET的本體流至漏極，此亦可歸因于漏極結(jié)耗盡區(qū)的寬度會(huì)隨著漏極電壓增加而擴(kuò)張?jiān)诙虦系赖腗OSFET中，源極結(jié)與漏極結(jié)耗盡區(qū)寬度的總和與溝道長(zhǎng)度相當(dāng)當(dāng)漏極電壓增加時(shí)，漏極結(jié)的耗盡區(qū)逐漸與源極結(jié)合并，因此大量的漏極電流可能會(huì)由漏極經(jīng)本體流向源極，因此，器件將會(huì)有非常高的漏電流，這也顯示出本體穿通效應(yīng)相當(dāng)顯著，柵極不再能夠?qū)⑵骷耆P(guān)閉，且無(wú)法控制漏極電流高漏電流將限制短溝道MOSFET

37、器件的工作,三、本體穿通(punch-through),MOSFET按比例縮小,當(dāng)器件尺寸縮減時(shí),必須將短溝道效應(yīng)降至最低程度,以確保正常的器件特性及電路工作.在器件按比例縮小設(shè)計(jì)時(shí)需要一些準(zhǔn)則，一個(gè)簡(jiǎn)要維持長(zhǎng)溝道特性的方法為將所有的尺寸及電壓，除上一按比例縮小因素(1)，如此內(nèi)部電場(chǎng)將保持如同長(zhǎng)溝道MOSFET一般，此方法稱為定電場(chǎng)按比例縮小定律(CE).,按比例縮小規(guī)范(scaling rule),恒定電場(chǎng)定律的問題,閾值電壓不可能縮的太小 源漏耗盡區(qū)寬度不可能按比例縮小 電源電壓標(biāo)準(zhǔn)的改變會(huì)帶來(lái)很大的不便,MOSFET按比例縮小,按比例縮小規(guī)范(scaling rule),MOSFET按

38、比例縮小,恒定電壓等比例縮小規(guī)律(簡(jiǎn)稱CV律) 保持電源電壓Vds和閾值電壓Vth不變，對(duì)其它參數(shù)進(jìn)行等比例縮小 按CV律縮小后對(duì)電路性能的提高遠(yuǎn)不如CE律，而且采用CV律會(huì)使溝道內(nèi)的電場(chǎng)大大增強(qiáng) CV律一般只適用于溝道長(zhǎng)度大于1m的器件，它不適用于溝道長(zhǎng)度較短的器件。,MOSFET按比例縮小,CMOS(complementary MOS)由成對(duì)的互補(bǔ)p溝道與n溝道MOSFET所組成由于具有低功率損耗以及較佳的噪聲抑制能力，CMOS邏輯為目前集成電路設(shè)計(jì)的最常用技術(shù)由于低功率損耗的需求，目前僅有CMOS技術(shù)被使用于ULSI的制造,如圖所示為CMOS反相器的結(jié)構(gòu)，其中p溝道與n溝道MOSFET均

39、為增強(qiáng)型晶體管。p與n溝道晶體管的柵極連接在一起，并作為此反相器的輸入端，而它們漏極亦連接在一起，并作為反相器的輸出端n溝道MOSFET的源極與襯底接點(diǎn)均接地，而p溝道MOSFET的源極與襯底則連接至電源供應(yīng)端(VDD) 。,CMOS與雙極型CMOS(BiCMOS),CMOS反相器,當(dāng)輸入電壓為低電壓時(shí)(即Vin=0，VGSn=0VTn)，n溝道MOSFET關(guān)閉，然而由于|VGSp|VDD|VTp|，(VGSp與VTp為負(fù)值)，所以p溝道MOSFET為導(dǎo)通態(tài)因此，輸出端通過p溝道MOSFET充電至VDD。,當(dāng)輸入電壓逐漸升高，使柵極電壓等于VDD時(shí)，因?yàn)閂GSn=VDDVTn，所以n溝道MOS

40、FET將被導(dǎo)通，而由于|VGSp|0|VTp|，所以p溝道MOSFET將被關(guān)閉因此輸出端將經(jīng)n溝道MOSFET放電至零電勢(shì),CMOS與雙極型CMOS(BiCMOS),如圖所示為CMOS反相器的輸出特性，其中顯示Ip以及In為輸出電壓(Vout)的函數(shù)Ip為p溝道MOSFET由源極(連接至VDD)流向漏極(輸出端)的電流；In為n溝道MOSFET由漏極(輸出端)流向源極(連接至接地端)的電流,需注意的是在固定Vout下，增加輸入電壓(Vin)將會(huì)增加In而減少Ip。然而在穩(wěn)態(tài)時(shí)，In應(yīng)與Ip相同對(duì)于給定一個(gè)Vin，可由In(Vin)與Ip(Vin)的截距，計(jì)算出相對(duì)應(yīng)的Vout,CMOS與雙極型

41、CMOS(BiCMOS),如圖所示的Vin-Vout曲線稱為CMOS反相器的傳輸曲線。,CMOS反相器的一個(gè)重要的特性是，當(dāng)輸出處于邏輯穩(wěn)態(tài)(即Vout=0或VDD)時(shí)，僅有一個(gè)晶體管導(dǎo)通，因此由電源供應(yīng)處流到地端的電流非常小，且相當(dāng)于器件關(guān)閉時(shí)的漏電流事實(shí)上，只有在兩個(gè)器件暫時(shí)導(dǎo)通時(shí)的極短暫態(tài)時(shí)間內(nèi)才會(huì)有大電流流過。因此與其他種類如n溝道MOSFET、雙極型等邏輯電路相比，其穩(wěn)態(tài)時(shí)的功率損耗甚低,CMOS與雙極型CMOS(BiCMOS),CMOS有低功率消耗及高器件密度的優(yōu)點(diǎn)，使其適用于復(fù)雜電路的制作然而與雙極型技術(shù)相比，CMOS的低電流驅(qū)動(dòng)能力限制了其在電路上的表現(xiàn)BiCMOS是將CMOS

42、及雙極型器件整合在同一芯片上的技術(shù)BiCMOS電路包含了大部分的CMOS器件以及少部分的雙極型器件，它綜合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS器件高集成度、低功耗的優(yōu)點(diǎn)，使其互相取長(zhǎng)補(bǔ)短，發(fā)揮各自優(yōu)勢(shì)，給高速、高集成度、高性能的LSI及VLSI的發(fā)展開辟了一條新的道路然而，這需增加額外的制作復(fù)雜度、較長(zhǎng)的制作時(shí)間及較高的費(fèi)用,CMOS與雙極型CMOS(BiCMOS),雙極型CMOS（BiCMOS）,半導(dǎo)體存儲(chǔ)器可區(qū)分為揮發(fā)性(volatile)與非揮發(fā)性(nonvolatile)存儲(chǔ)器兩類。揮發(fā)性存儲(chǔ)器，如動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)，若其電源供應(yīng)關(guān)閉，將會(huì)喪失

43、所儲(chǔ)存的信息。相比之下，非揮發(fā)性存儲(chǔ)器卻能在電源供應(yīng)關(guān)閉時(shí)保留所儲(chǔ)存的信息。目前，DRAM與SRAM被廣泛地使用于個(gè)人電腦以及工作站，主要?dú)w功于DRAM的高密度與低價(jià)格以及SRAM的高速。非揮發(fā)性存儲(chǔ)器則廣泛應(yīng)用于如移動(dòng)電話、數(shù)碼相機(jī)及智能IC卡等便攜式的電子系統(tǒng)中，主要是因?yàn)樗峁┑凸β蕮p耗及非揮發(fā)性的能力。,MOS存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器,如圖所示為一DRAM的存儲(chǔ)單元陣列。存儲(chǔ)單元含有MOSFET以及一個(gè)MOS電容器(即1T/1C存儲(chǔ)單元)。 MOSFET的作用就如同一個(gè)開關(guān)，用來(lái)控制存儲(chǔ)單元寫入、更新以及讀出的操作，電容器則作為電容存儲(chǔ)之用。,在寫入周期中，MOSFET導(dǎo)通，因此位線中的邏

44、輯狀態(tài)可轉(zhuǎn)移至儲(chǔ)存電容器中。在實(shí)際應(yīng)用上，由于儲(chǔ)存端雖小但不可忽略的漏電流，使得儲(chǔ)存于電容器中的電荷會(huì)逐漸地流失。因此，DRAM的工作是“動(dòng)態(tài)”的，因?yàn)槠湫畔⑿枰芷谛?一般為2ms50ms)地重新更新。,MOS存儲(chǔ)器,DRAM,1T/1C DRAM存儲(chǔ)單元的優(yōu)點(diǎn)在于其結(jié)構(gòu)非常簡(jiǎn)單且面積小為了增加芯片中的存儲(chǔ)密度，按比例縮小存儲(chǔ)單元的尺寸是必須的，然而由于電容器電極面積也會(huì)隨之縮減，因而降低了電容器的儲(chǔ)存能力,為了解決這一問題，可利用高介電常數(shù)的材料采取代傳統(tǒng)的氧化物-氮化物復(fù)合材料(介電系數(shù)為46)作為電容器的介電材料，可增加其電容值,MOS存儲(chǔ)器,DRAM,SRAM是使用一雙穩(wěn)態(tài)的觸發(fā)器(flip-flop)結(jié)構(gòu)來(lái)儲(chǔ)存邏輯狀態(tài)的靜態(tài)存儲(chǔ)單元陣列，如圖所示觸發(fā)器結(jié)構(gòu)包含了兩個(gè)相互交叉的CMOS反相器對(duì)(T1、T3以及T2、T4),一反相器的輸出端連接至另一個(gè)反相器的輸入端此結(jié)構(gòu)稱為“鎖存器”T5與T6這兩個(gè)額外的n溝道MOSFET的柵極連接至字線(word line)，以用來(lái)讀取該SRAM存儲(chǔ)單元因?yàn)橹灰娫闯掷m(xù)供給，則其邏輯狀態(tài)將維持不變，故SRAM的工作是“靜態(tài)”的，因此SRAM不需要被更新,MOS存儲(chǔ)器,S