1、電子技術基礎(數字部分),張巖,是電類專業(yè)的：,1.課程性質：,獲得適應信息時代的數字電子技術方面的基本理論、基本知識和基本技能。培養(yǎng)分析和解決實際問題的能力，為以后學習與數字電子技術相關學科和專業(yè)應用打好以下兩方面的基礎:,2.課程目標：,1）正確分析、設計數字電路，特別是集成電路,2）進一步學習設計專用集成電路(ASIC),具入門性質的、重要的專業(yè)基礎課,3.課程研究內容 -數字信號傳輸、變換、產生等。內容涉及信號處理的器件、功能電路及系統(tǒng)。,4.課程特點與學習方法,1 ) 發(fā)展快,2 )應用廣,3 )工程實踐性強,學習方法,打好基礎、,關注發(fā)展、,主動更新、,注重實踐,課程學習中: 了解

2、電路功能的應用背景,注重學習分析問題、解決問題能力的培養(yǎng)。,課程特點,每18個月芯片的集成度提高1倍,而功耗下降一半。,注重理解和掌握功能部件的外特性、多練習、多動手,數電的內容,第一章 數字邏輯概論,1.1數字電路與數字信號 1.2數制 1.3邏輯函數及其表示方法,1.1數字電路與數字信號,信號承載信息，即信號是信息的物理表現形式,電子系統(tǒng)處理電信號，其物理形式是電壓或電流波形 聲音、圖像、亮度、溫度等等物理信息，都可以通過傳感器轉換而得到相應的電信號 信號波形代表了相應物理量的變化,模擬信號與數字信號,數字信號：在時間和幅值上都是離散的信號,僅在確定的時間點上有定義(tn) 定義時間點上的

3、信號幅度僅有量化區(qū)間上的數值(量化編碼),數字邏輯信號和波形,用符號0和1來表示幅度，稱為邏輯0和邏輯1,數字波形是邏輯電平對時間的圖形表示。,(a) 非周期數字波形,(b) 周期數字波形,二進制數字波形（bit） 一個比特表示兩個狀態(tài)，多個狀態(tài)要用更多比特才能表示 在數字電子技術和計算機應用中，采用多比特數字信號,多比特二進制信號的串行或并行處理 1）串行方式：多比特信號按比特位依次處理，要求信號按位依次傳送 2）并行方式：多比特信號的所有位同時處理，要求各比特位要同時傳送,1.2數制,1. 十進制： 以十為基數的記數體制表示數的十個數碼： 1、2、3、4、5、6、7、8、9、0 遵循逢十進

4、一的規(guī)律,任意一個十進制數N可以表示成：,ai：第i位的系數,2. 二進制： 以二為基數的記數體制表示數的兩個數碼： 0、1 遵循逢二進一的規(guī)律,任意一個二進制數N可以表示成：,3. 八進制：以八為基數的記數體制表示數的八個數碼：0、1 、2、3 、4、5、6 、7 遵循逢八進一的規(guī)律 任意一個八進制數N可以表示成： 4. 十六進制： 0 、 1、2、3、4、5、6、7、8、9、A、B、C、D、E、F 任意一個十六進制數展開式為：,數置轉換,1. 二 十進制轉換 2. 十 二進制轉換 3. 十 二進制轉換 4. 二進制 八進制轉換 5. 二進制 十六進制轉換 6. 十六進制二進制轉換 7. 十

5、六進制數與十進制數的轉換,第二章 邏輯代數與硬件描述語言,2.1邏輯代數 2.2邏輯函數的卡諾圖化簡法,邏輯函數與真值表,例：給定函數F=(A,B),兩個自變量，共有四種取值組合 F(0,0)=0；F(0,1)=0； F(1,0)=1；F(1,1)=1；,三個自變量，有八種取值組合 四個自變量，有十六種取值組合,例 證明,，按A、B取值,，,情況列出真值表，從表中可以直接得出結果。,一個控制樓梯照明燈的電路。A、B是兩個單刀雙擲開關，A裝在樓上，B裝在樓下。共同控制燈F的亮、滅。試寫出燈F亮的邏輯函數。,只有開關A、B 都接上面或都接下面時，燈F才亮。而一個接上面，另一個接下面時，燈不亮。,邏

6、輯描述,問題分析,工程上，一般先提出邏輯命題，然后用真值表加以描述，最后寫出邏輯函數表達式。,假設輸入變量為A、B； 用0表示開關接下面，1表示接上面,假設輸出變量為F； 用0表示燈滅，用1表示燈亮,則輸入輸出變量之間的關系可以用真值表來表示,由真值表，在A、B的四種組合中，只有一、四兩種能使燈亮。這兩種情況中，A、B之間是與的關系，而兩種狀態(tài)之間則是或的關系。故燈亮的邏輯函數為：,邏輯函數：,2.2邏輯函數的卡諾圖化簡法,另外的課件,第三章 邏輯門電路,3.1MOS邏輯門電路 3.2TTL邏輯門電路,1 高、低電平產生的原理,當S閉合，O=,當S斷開， O=,0 V,+5 V,(低電平),(

7、高電平),理想的開關：,2.產生的高、低電平半導體器件,工作在可變電阻區(qū):輸出低電平,工作在飽和區(qū):輸出低電平,27,非邏輯門中，小圓圈表示非運算。 可以表示在輸入端或輸出端,對應三種基本邏輯運算，分別有三種門符號,與門,或門,非門,3種基本邏輯門,基本邏輯門的真值表和相應的基本運算完全相同,28,與、非合成為與非邏輯,或、非合成為或非邏輯,常用的復合邏輯及其邏輯門,與非門： 當且僅當輸入全部為1時 輸出才為0,或非門： 當且僅當輸入全部為0時 輸出才為1,29,3 異或邏輯及同或邏輯,異或門： 輸入相異，輸出為1,同或門： 輸入相同，輸出為1,異或邏輯,同或邏輯,第四章 組合邏輯電路,4.1

8、組合邏輯電路的分析與設計 4.2若干典型的組合邏輯集成電路,31,組合邏輯電路的一般設計步驟（四步法）,原則：電路要最簡（要求所用器件的種類和數量都盡可能 少，且器件之間的連線也最少)。,根據實際邏輯問題確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；,根據題意列真值表,4.1 組合邏輯電路的分析與設計,2.根據輸入、輸出的因果關系，列出真值表；,3.由真值表寫出邏輯表達式，根據需要簡化和變換邏輯表達式,4.畫出邏輯圖,32,2. 設計舉例1,設計一個表決電路，該電路輸入為A、B、C，輸出是L。當輸入有兩個或兩個以上為1時，輸出為1，其他情況輸出為0。用與非門設計該表決電路。,解：,例1,1） 根據

9、題意可列出真值表,2） 畫出卡諾圖,3）簡化和變換邏輯表達式,L = AB+AC+BC,0,1,33,3）簡化和變換邏輯表達式,L = AB+AC+BC,4）畫出邏輯電路圖。,34,2. 設計舉例2,某董事會有一位董事長和三位董事進行表決，當滿足以下條件時決議通過：有三人或三人以上同意；或者有兩人同意，但其中一人必須是董事長。試用兩輸入與非門設計滿足上述要求的表決電路。,解 1) 邏輯抽象。,2) 列出真值表；,3) 畫出卡諾圖，求輸出L的表達式；,用變量A、B、C、D表示輸入，A代表董事長，B、C、D代表董事，1表示同意，0表示不同意； 用L表示輸出，L1，代表決議通過，L0，代表不通過。,

10、4) 畫出由與非門組成的邏輯電路。,35,2. 設計舉例2,L = AB + AC + AD + BCD,0 1 1 1 1 1 1 1,2) 列出真值表,3) 畫出輸出L的卡諾圖并化簡得,4) 畫出由與非門組成的邏輯電路。,0 0 0 0 0 0 0 1,2. 設計舉例2,L = AB + AC + AD + BCD,4) 畫出由與非門組成的邏輯電路。,(1) 由邏輯圖寫出各輸出端的邏輯表達式 (2) 化簡和變換各邏輯表達式或列真值表 (3) 根據真值表或邏輯表達式確定邏輯電路功能,2. 組合邏輯電路的分析步驟：,分析的目的：確定電路的的邏輯功能,38,例1：分析下圖所示邏輯電路,組合邏輯電

11、路的分析舉例,方法1：直接寫出邏輯表達式,例2 一個雙輸入端、雙輸出端的組合邏輯電路如圖所示，分析該電路功能。,邏輯功能：半加器,方法2：逐級變量代換,40,例3 邏輯電路如圖所示，分析該電路功能,1.根據邏輯圖寫出輸出函數的邏輯表達式,2. 列寫真值表,方法3：通過真值表確定邏輯功能：,解：,電路完成奇校驗功能,4.2若干典型的組合邏輯集成電路,編碼器 譯碼器 數據選擇器 數值比較器 算數運算電路,編碼器 (Encoder)的概念與分類,編碼：賦予二進制代碼特定含義的過程稱為編碼。,如：8421、BCD碼中，用1000表示數字8,如：ASCII碼中，用1000001表示字母A等,編碼器：具有

12、編碼功能的邏輯電路。,編碼器,編碼器的分類： 普通編碼器 優(yōu)先編碼器。,普通編碼器：任何時候只允許輸入一個有效編碼信號， 否則輸出就會發(fā)生混亂。,優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。 當同時輸入幾個有效編碼信號時，優(yōu)先 編碼器能按預先設定的優(yōu)先級別，只對 其中優(yōu)先權最高的一個進行編碼。,44,十個按鍵,輸出代碼,控制使能標志,1. 數字鍵盤輸入8421BCD碼編碼器分析,（1） 邏輯圖,45,（2）功能表,該編碼器為輸入低電平有效,1. 鍵盤輸入8421BCD碼編碼器,2. 4線2線編碼器設計,（2）邏輯功能表,編碼器的輸入為高電平有效。,（1）邏輯框圖,分類：,譯碼：譯碼是編碼的

13、逆過程，它能將二進制碼翻譯成代表 某一特定含義的信號.(即電路的某種狀態(tài)),譯碼器的定義和功能,譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。,唯一地址譯碼器,代碼變換器,將一系列代碼轉換成與之一一對應的有效信號。,將一種代碼轉換成另一種代碼。,二進制譯碼器 二-十進制譯碼器 顯示譯碼器,常見的有：,譯碼器的功能：將每個輸入的二進制代碼譯成 對應的高、低電平信號,(1) 二進制譯碼器,當使能輸入端EI為有效電平時，對應每一組輸入代碼，只有其中一個輸出端為有效電平（輸入少-輸出多）,n 個輸入端,使能輸入端,2n個輸出端,2. 集成電路譯碼器,譯碼器74HC139的內部電路,功 能 表,邏輯表達式：

14、,74HC138(74LS138)集成譯碼器,引腳圖,示意框圖,1、數據選擇器的定義與功能,功能： 在通道選擇信號的作用下，將多個通道的數據分時傳送到公共的數據通道上去的。（輸入多，輸出少）,數據選擇器： 能實現數據選擇功能的邏輯電路。相當于多個輸入的單刀多擲開關，又稱“多路開關” 。,0 0,D0,D1,D2,D3,0 1,1 0,1 1,工作原理及邏輯功能,=1,0,=0,000D0,001D1,010D2,011D3,74HC151功能框圖,001,010,011,100,101,110,111,=D1=1,=D2=0,=D3=0,=D4=1,=D5=1,=D6=0,=D7=1,實現并行

15、數據到串行數據的轉換,并 入,串 出,0 0 0,=D0=0,第五章 鎖存器和觸發(fā)器,5.1雙穩(wěn)態(tài) 5.2鎖存器 5.3觸發(fā)器 5.4觸發(fā)器邏輯功能,SR鎖存器,邏輯符號,置1端,置0端,邏 輯 功 能 表,不變,置0,置1,非定義 狀態(tài),:電路的初態(tài) 信號輸入前的狀態(tài),稱 S為置“1”端， R為置“0”端， 均為高電平有效,不變,置1,不變,置0,置1,不變,不變,3）工作波形,0 1,0 0,1 0,0 0,0 0,0 0,1 0,Q,61,工作原理,S=0；R=0：Qn+1=Qn,S=1；R=0：Qn+1=1,S=0；R=1：Qn+1=0,S=1；R=1：Qn+1= ,CP=1：,CP=

16、0：狀態(tài)不變,0,1,在觸發(fā)器狀態(tài)改變的描述中，引入了時間的順序：n 和 n+1。這是時序電路的特征,狀態(tài)發(fā)生變化,62,在CP為低電平期間其狀態(tài)不變。,在CP為高電平期間的R、S信號影響觸發(fā)器的狀態(tài)。,工作波形,D鎖存器,1. 邏輯門控D鎖存器,國標邏輯符號,邏輯電路圖,S =0 R=1,若D=0：,Q = 0,若D=1：,Q = 1,S = D,S =1 R=0,邏輯功能表,狀態(tài)轉換圖,工作特點：在CP低電平期間存儲信號， 在CP的上升沿，狀態(tài)變化。,觸發(fā)器的電路結構和工作原理,觸發(fā)器-對脈沖邊沿敏感，其狀態(tài)只在時鐘脈沖 的上升沿或下降沿的瞬間改變。,主從觸發(fā)器、維持阻塞觸發(fā)器、利用傳輸延

17、遲的觸發(fā)器、,對CP上升沿敏感的邊沿觸發(fā)器,工作波形,第六章 時序邏輯電路,6.1時序邏輯電路的基本概念 6.2同步時序邏輯電路的分析和設計 6.3異步時序電路的設計 6.4若干典型的時序邏輯集成電路,計數器,采用后九種狀態(tài)作為有效狀態(tài)，用反饋置數法 構成九進制加計數器。,RCO,ET,EP,R,D,A,B,C,D,CP,Q,A,Q,B,Q,C,Q,D,74161,LD,QD QC QB QA,1 1 0 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 1,1 1 1 0,1 1 1 1,第七章 存儲器、復雜可編程器件和現場可編程門陣列,7.1只讀存儲器 （ROM） 7.2隨機存取存儲器 （RAM）,Read-Only Memory,ROM的基本結構,ROM也由地址譯碼器、存儲矩陣和輸出電路三部分組成,地址譯碼部分與RAM相同，存儲矩陣和輸入輸出控制電路由于存儲機理不同而有較大區(qū)別,編程前的P