1、QFN PACKAGING 封裝技術(shù)簡介,QUAD FLAT NO-LEAD PACKAGE,1,IC封裝趨勢 QFN & BGA封裝外觀尺寸 QFN & BGA封裝流程 IC封裝材料 三種封裝代表性工藝介紹 QFN封裝的可靠度 結(jié)論,目 錄,2,根據(jù)摩爾第一定律，芯片的集成度每18個月提高一倍，而價格下降50 ，產(chǎn)品的生命周期僅2.53年這就決定了集成電路行業(yè)需要大量的資金和研發(fā)投入，半導(dǎo)體封裝產(chǎn)業(yè)已經(jīng)邁入所謂成熟期。 根據(jù)天下雜誌2002 的100大企業(yè)調(diào)查，企業(yè)平均獲利水準約在1.3%，創(chuàng)下十七年來的最低，正式宣告微利化時代的來臨。一般在開始規(guī)模約在50 部銲線機，其投資額約在十億左右(

2、含廠房與設(shè)施)。產(chǎn)品從雙排腳到平面四面腳/膠帶線/球陣列/影像感應(yīng)/薄膜晶體，因大部份同質(zhì)性均高，造成價格互相之間的排擠效應(yīng)。而數(shù)個集團如安可、日月光、矽品，亦夾其大公司、資本雄厚的優(yōu)勢，試圖合併其他較小的公司，以利其價格之主宰。同時大公司亦佔有量大的優(yōu)勢，故與廠商的議價能力相當高，如日月光可依據(jù)價格自由選擇廠商或更換廠商。而與購買者議價能力，則受幾家大廠的殺價狀況所影響，致使購買者的轉(zhuǎn)換成本加大。而未來低腳數(shù)球陣列產(chǎn)品亦漸漸被QFN產(chǎn)品所取代 。,QFN封裝趨勢,3,摩爾定律,摩爾定律是指：IC上可容納的電晶體數(shù)目，約每隔18個月便會增加一倍，性能也將提升一倍。 摩爾定律是由英特爾(Inte

3、l)名譽董事長摩爾經(jīng)過長期觀察發(fā)現(xiàn)得之。摩爾定律是指一個尺寸相同的晶片上，所容納的電晶體數(shù)量，因製程技術(shù)的提升，每十八個月會加倍，但售價相同；晶片的容量是以電晶體（Transistor）的數(shù)量多寡來計算，電晶體愈多則晶片執(zhí)行運算的速度愈快，當然，所需要的生產(chǎn)技術(shù)愈高明。 若在相同面積的晶圓下生產(chǎn)同樣規(guī)格的IC，隨著製程技術(shù)的進步，每隔一年半，IC產(chǎn)出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術(shù)每隔一年半推進一個世代。 摩爾定律是簡單評估半導(dǎo)體技術(shù)進展的經(jīng)驗法則，其重要的意義在於長期而，IC製程技術(shù)是以一直線的方式向前推展，使得IC產(chǎn)

4、品能持續(xù)降低成本，提升性能，增加功能。 臺積電董事長張忠謀先生曾表示，摩爾定律在過去30年相當有效，未來1015年應(yīng)依然適用。,4,Trend of Assembly封裝趨勢圖,CSP & QFN,5,6,產(chǎn)品演進圖片,TSOP,QFN,BGA,TSOP,QFN,BGA,7,QFN封裝外觀尺寸,8,Die,Substrate (BT laminate),Solder ball,A,B,C,D,E,mini BGA Cross section小型BGA截面圖,F,mini BGA (Ball Grid Array球閘陣列封裝),9,Curing (for epoxy),Die Bond,Die

5、Saw,Wire Bond,Die Coating (Optional),O/S Test (Optional),Forming,De-taping (Optional),Grinding (Optional),Taping (Optional),Wafer Mount,UV curing (Optional),Curing (for ink),Back Marking (Optional),Molding,Trimming,PLATE,Post Mold Curing,Leadframe Type Standard Cycle Time : 3.5 days,QFN封裝流程,Packing

6、& Delivery,10,Wafer Grinding,Wafer Mount,Die Saw,Die Bond,1st Plasma Clean,Wire Bond,Molding,2nd Plasma Clean,Post Mold Cure,Marking,Ball Mount,Package Saw,Final Visual Inspection,Packing,Package Mount,Pick & Place,miniBGA Standard Cycle Time : 5 days,miniBGA封裝流程,11,Molding compound,Gold wire,Epoxy

7、(Silver paste),Gold,Sn,Epoxy compound,Leadframe,Copper/Alloy,IC封裝材料,Substrate,Solder balls,BT Resin,Solder Alloy,12,Chip,Substrate,Chip,Substrate,Chip,Substrate,Underfill,Encapsulant,(a) System without underfill,(b) System underfill,(c) System encapsulated,Solder flip chip interconnect systems,晶片,錫球

8、,PCB載板,13,Silicon Chip,Filled Epoxy Encapsulant,FR-4 Carrier,Solder flip chip interconnect systems,14,Conventional Leadframe Type (PDIP, SOP, TSOP, QFP) 傳統(tǒng)封裝（導(dǎo)綫架型）,Advanced Substrate Type (BGA) 高級-基片型封裝,Molding compound膠體,Leadframe 導(dǎo)綫架,Gold wire 金綫,Die晶片,Epoxy (Silver paste) 環(huán)氧樹脂（銀膠）,Die attach pad

9、貼Die 墊,Molding compound模壓膠體,Epoxy (Silver paste)銀膠,Die晶片,Gold wire金綫,Solder ball錫球,BT resin 樹脂基片,Through hole貫穿孔,Die晶片,Gold wire金綫,LOC tape LOC膠帶, Leadframe with Down-set導(dǎo)綫架下置, LOC (Lead-on-chip)導(dǎo)綫架上置,Package Types and Applications封裝類型及應(yīng)用,15,Stacked wiring,Multi-layer,1st bond,Wire Bonding Examples焊

10、綫視圖,16,Lead bonding on chip引腳焊在晶片上,Solder bonds on chip錫球植在晶片上,Connection Examples 接綫舉例,17,Epoxy compound 流動模擬圖 1,18,Epoxy compound 流動模擬圖 2,19,Epoxy compound 流動模擬圖 3,20,Epoxy compound 流動模擬圖 4,21,傳統(tǒng) IC PACKAGE 工藝一,22,ABC World Leading Wafer FAB,傳統(tǒng) IC PACKAGE 工藝二,23,Marking,BGA PACKAGE 工藝一,24,Singulat

11、ion,Saw Singulation,Router,Punch,BGA PACKAGE 工藝二,25,QFN PACKAGE 工藝,26, Mounting Methods with the PCB 與PCB的銜接方式 1. Pin-through-hole (SIP, DIP) 2. Surface Mount Technology (TSOP, 插件方式 QFP, BGA) 貼片方式 Lead Distributions 引腳分佈 1. Single (SIP) 2. Dual (TSOP) 3. Quad (QFP)4. BGA 單列 雙列 四列 矩陣,Package,Lead,PCB,Mounting Methods with the PCB 與PCB的銜接方式,QFN,27,QFN封裝品質(zhì)的可靠度,ASM JEDEC MO-220 QFN Package