1、第三階段實驗數(shù)字電路實驗, 與非門參數(shù)測試與組合邏輯電路設計 集成觸發(fā)器 計數(shù)、譯碼、顯示電路,計數(shù)、譯碼、顯示電路,（p126）,一、實驗目的,二、實驗內容與具體要求,三、計數(shù)器40161的邏輯功能及其應用,五、實驗注意事項,四、譯碼顯示電路的構成,一、 實驗目的,掌握譯碼、顯示電路的構成及使用方法；,進一步熟悉計數(shù)器輸出波形的測試方法；,掌握40161的邏輯功能及使用方法；,學習數(shù)字電路設計、組裝與調試的方法。,二、實驗內容與具體要求,1. 測試CC40161的邏輯功能（與2合并測試）。,2. 設計并組裝十進制計數(shù)、譯碼、顯示電路。,CP=1Hz時，按161功能表的每一行設置清零、置數(shù)、使

2、能信號，觀察并記錄實驗結果；,CP=1kHz時，161處于計數(shù)狀態(tài)，觀測并記錄十進制計數(shù)器輸出Q0、Q1、Q2、Q3以及CP的波形，比較它們的時序關系。,注意：示波器觸發(fā)源的選擇。,3*. 設計并組裝60進制計數(shù)、譯碼、顯示電路。,4*. 設計并組裝24進制計數(shù)、譯碼、顯示電路。,（3和4任選一項）,三、計數(shù)器40161的邏輯功能及其應用,4位二進制同步加(遞增)計數(shù)器,表5.18.4 CC40161功能表,1. 40161的邏輯功能:,清零,使能,數(shù)據(jù)輸入置數(shù),進位,置數(shù),ET=ETT&ETP,CO=Q3Q2Q1Q0,1. 40161的時序波形圖,2. 構成任意進制計數(shù)器的方法,利用同步預置

3、清零,利用異步清零,優(yōu)點：,清零可靠,輸出沒有毛刺,3. 構成多位計數(shù)器的級聯(lián)方法,串行進位（異步）,優(yōu)點：簡單； 缺點：速度較慢,六十進制計數(shù)器:,出現(xiàn)競爭冒險的可能性較大,六十進制計數(shù)器,并行進位（同步）,優(yōu)點：速度較快； 缺點：較復雜。,3. 構成多位計數(shù)器的級聯(lián)方法,Pin Assignments,Top View,Segment Identification,Display:,燈測試,滅燈,A3 ,A0 ,A1 ,A2 ,譯碼器CD4511BC,四、譯碼顯示電路的構成,BCD-to-7 Segment Latch/Decoder/Driver,*Depends upon the BCD code applied during the 0 to 1 transition of LE.,X = Dont Care,Truth Table,Light Emitting Diode (LED) Readout,2. 共陰七段顯示器,3.譯碼顯示電路的構成,公共限流電阻,五、實驗注意事項,1電源（VDD=5V、VSS=地） 核對無誤，再接入！ 2輸出端切忌短路、線與！ 3CMOS電路多余輸入端 不能懸空 4電路圖一定要標上芯片引腳號 5芯片管腳圖 6. CMOS電路驅動TTL電路的能力有限