1、,嵌入式系統(tǒng)設(shè)計:ARM處理器的工作模式,1.1 ARM處理器的工作狀態(tài)和模式,為了能夠體現(xiàn)ARM的特點和性能，ARM處理器有兩種工作狀態(tài)和7種工作模式。 1.1.1 ARM處理器的工作狀態(tài) 有兩種工作狀態(tài)： ARM狀態(tài)：處理器執(zhí)行32位的字對齊的ARM指令； Thumb狀態(tài)：處理器執(zhí)行16位的半字對齊的Thumb指令。 兩種狀態(tài)可以切換。程序執(zhí)行過程中，通過執(zhí)行帶狀態(tài)切換的分支指令BX，隨時在兩種工作狀態(tài)之間進(jìn)行切換。并且，處理器工作狀態(tài)的轉(zhuǎn)變，并不影響處理器的工作模式和相應(yīng)寄存器中的內(nèi)容。,1.1 ARM處理器的工作狀態(tài)和模式(2),從ARM狀態(tài)切換到Thumb狀態(tài) 有兩種情況ARM處理器

2、自動切換到Thumb狀態(tài)。 （1）執(zhí)行BX指令，當(dāng)操作數(shù)寄存器的位0為1時，則微處理器從ARM狀態(tài)切換到Thumb狀態(tài)。此為主動切換。 （2）當(dāng)處理器處于Thumb狀態(tài)時發(fā)生異常（如IRQ、FIQ、Undef等），處理完異常后，在異常處理返回時，自動切換到Thumb狀態(tài)。此為自動切換。 從Thumb狀態(tài)切換到ARM狀態(tài) 有兩種情況ARM處理器自動切換到Thumb狀態(tài)。 （1）執(zhí)行BX指令，當(dāng)操作數(shù)寄存器的位0為0時，則微處理器從Thumb狀態(tài)切換到ARM狀態(tài)。 （2）當(dāng)處理器在Thumb狀態(tài)時發(fā)生異常（如IRQ、FIQ、Undef等），則處理器從Thumb狀態(tài)自動切換到ARM狀態(tài)進(jìn)行異常處理,

3、1.1 ARM處理器的工作狀態(tài)和模式(3),例1.1 狀態(tài)切換程序 ;從ARM狀態(tài)切換到Thumb狀態(tài) LDRR0,=Lable+1 BXR0 ;從Thumb狀態(tài)切換到ARM狀態(tài) LDRR0,=Lable BXR0 注意： ARM和Thumb之間狀態(tài)的切換不影響處理器的模式或寄存器的內(nèi)容。 ARM處理器在開始執(zhí)行代碼時，只能處于ARM狀態(tài)。,1.1.2 ARM處理器的工作模式,一、 ARM9的7種工作模式 1、用戶模式（usr)：非特權(quán)模式，大部分任務(wù)執(zhí)行在這種模式。正常程序執(zhí)行的模式 2、快速中斷模式（fiq）：當(dāng)一個高優(yōu)先級(fast)中斷產(chǎn)生時將會進(jìn)入這種模式。高速數(shù)據(jù)傳輸或通道處理 3

4、、外部中斷模式（irq）：當(dāng)一個低優(yōu)先級(normal)中斷產(chǎn)生時將會進(jìn)入這種模式。 通常的中斷處理 4、管理模式（svc)：當(dāng)復(fù)位或軟中斷指令執(zhí)行時將會進(jìn)入這種模式。 供操作系統(tǒng)使用的一種保護(hù)模式,1.1.2 ARM處理器的工作模式(2),5、中止模式（abt）：當(dāng)存取異常時將會進(jìn)入這種模式 虛擬存儲及存儲保護(hù) 6、未定義模式（und）：當(dāng)執(zhí)行未定義指令時會進(jìn)入這種模式 軟件仿真硬件協(xié)處理器 7、系統(tǒng)模式（sys）：供需要訪問系統(tǒng)資源的操作系統(tǒng)任務(wù)使用 特權(quán)級的操作系統(tǒng)任務(wù),1.1.2 ARM處理器的工作模式(2),二、模式分類及特點 七種模式可以劃分成四類 1、用戶模式特點： 應(yīng)用程序不能

5、夠訪問受操作系統(tǒng)保護(hù)的系統(tǒng)資源。 應(yīng)用程序不能進(jìn)行處理器模式的切換。 2、系統(tǒng)模式特點： 不屬于異常模式，不是通過異常進(jìn)入的。系統(tǒng)模式屬于特權(quán)模式，可以訪問所有的系統(tǒng)資源，也可以直接進(jìn)行模式的切換。它主要供操作系統(tǒng)使用。 3、特權(quán)模式及其特點： 特權(quán)模式：除用戶模式之外的工作模式又稱為特權(quán)模式 特點： 應(yīng)用程序可以訪問所有的系統(tǒng)資源 可以任意地進(jìn)行處理器模式的切換,1.1.2 ARM處理器的工作模式(3),4、異常模式及其特點： 異常模式：除用戶模式、系統(tǒng)模式之外的五種模式稱為異常模式。 特點：以各自的中斷或異常方式進(jìn)入，并且處理各自的中斷或異常。對管理模式 (svc)進(jìn)入方式和處理內(nèi)容有:

6、系統(tǒng)上電復(fù)位后進(jìn)入管理模式，運(yùn)行系統(tǒng)初始化程序，如中斷允許/禁止，主時鐘設(shè)置，SDRAM配置，各個功能模塊初始化等。 當(dāng)執(zhí)行軟件中斷指令SWI時，進(jìn)入管理模式。,1.1.2 ARM處理器的工作模式(4),處理器模式的切換方式： 軟件控制進(jìn)行切換。 通過外部中斷和異常進(jìn)行切換 處理器啟動時的模式轉(zhuǎn)換圖,管理模式 (Supervisor),多種特權(quán) 模式變化,用戶程序的 運(yùn)行模式,復(fù)位后的缺省模式,主要完成各模式的堆棧設(shè)置，注意不要進(jìn)入用戶模式,一般為用戶模式User,1.2 ARM9寄存器,本節(jié)主要內(nèi)容 1、ARM寄存器概述 2、ARM通用寄存器 3、ARM狀態(tài)寄存器,1.2 ARM9寄存器,1

7、.2.1、ARM寄存器概述 ARM處理器v4及以上版本有37個32位的寄存器 其中31個為通用寄存器；6個為狀態(tài)寄存器。 31個通用寄存器 R0R15； R13_svc、R14_svc； R13_abt、R14_abt； R13_und、R14_und； R13_irq、R14_irq； R8_fiq-R14_fiq 6 個狀態(tài)寄存器 CPSR SPSR_svc、SPSR_abt、SPSR_und、SPSR_irq和SPSR_fiq,1.2 ARM9寄存器(2),每一類處理器模式都有一組相應(yīng)的寄存器組； 在任意的處理器模式下，可見的寄存器包括15個通用寄存器（R0R14）、1個或2個狀態(tài)寄存器

8、和程序寄存器。 帶灰色底紋的單元格表示，用戶模式或系統(tǒng)模式使用的一般寄存器，已被異常模式特定的另一寄存器所替代。,1.2 ARM寄存器(4),1.2.2 ARM的通用寄存器 通用寄存器包括R0R15，可以分為三類： 未分組寄存器R0R7 分組寄存器R8R14 程序計數(shù)器PC(R15) 一、未分組寄存器R0R7 在所有的運(yùn)行模式下，未分組寄存器都指向同一個物理寄存器，他們未被系統(tǒng)用作特殊的用途，是真正的通用寄存器。 因此，在中斷或異常處理進(jìn)行運(yùn)行模式轉(zhuǎn)換時，由于不同的處理器運(yùn)行模式均使用相同的物理寄存器，可能會造成寄存器中數(shù)據(jù)的破壞，這一點在進(jìn)行程序設(shè)計時應(yīng)引起注意。,1.2 ARM寄存器(5)

9、,二、分組的寄存器R8R14 對于R8R12，每一次所訪問的物理寄存器，與處理器當(dāng)前的工作模式有關(guān)。 1、R8R12 當(dāng)處理器工作于fiq模式時，訪問的寄存器為R8_fiqR12_fiq； 除fiq模式以外的其他模式，訪問的寄存器為R8_usrR12_usr。 2、R13和R14： 每個寄存器對應(yīng)6個不同的物理寄存器，其中的一個是用戶模式與系統(tǒng)模式共用，另外5個物理寄存器，對應(yīng)于其他5種不同的異常模式。 采用以下的記號來區(qū)分不同的物理寄存器： R13_ R14_ 其中，mode為以下幾種模式之一：usr、fiq、irq、svc、abt、und。,1.2 ARM寄存器(6),R13：寄存器R13

10、在ARM指令中常用作堆棧指針SP。但這只是一種習(xí)慣用法，用戶也可使用其他的寄存器作為堆棧指針。而在Thumb指令集中，某些指令強(qiáng)制性的要求使用R13作為堆棧指針。 R14：寄存器R14也稱作子程序鏈接寄存器（Subroutine Link Register）或鏈接寄存器LR。 當(dāng)執(zhí)行BL子程序調(diào)用指令時，R14中得到R15（程序計數(shù)器PC）的備份。其他情況下，R14用作通用寄存器。 與之類似，當(dāng)發(fā)生中斷或異常時，對應(yīng)的分組寄存器R14_svc、R14_irq、R14_fiq、R14_abt和R14_und用來保存R15的返回值。,1.2 ARM寄存器(7),三、程序計數(shù)器PC（R15） 寄存器

11、R15用作程序計數(shù)器（PC）。 在ARM狀態(tài)下，位1:0為0，位31:2用于保存PC；在Thumb狀態(tài)下，位0為0，位31:1用于保存PC； 使用R15時注意：雖然R15可以用作通用寄存器，但是有一些指令在使用R15時有一些特殊限制，若不注意，執(zhí)行的結(jié)果將是不可預(yù)料的。所以，一般不這么使用。 關(guān)于PC的值：由于ARM采用多級流水線技術(shù)，所以PC總是指向正在取指的指令，而不是正在執(zhí)行的指令。也即PC總是指向當(dāng)前指令的下兩條指令的地址。因此，對于ARM指令集而言，PC的值為當(dāng)前指令的地址值加8個字節(jié)。,1.2 ARM寄存器(8),1.2.3 ARM的狀態(tài)寄存器 一、兩種程序狀態(tài)寄存器 在ARM微處

12、理器中，有CPSR和SPSR兩種程序狀態(tài)寄存器。 1、當(dāng)前程序狀態(tài)寄存器 CPSR (Current Program Status Register） 用來保存當(dāng)前程序狀態(tài)的寄存器。 所有處理器模式下都可以訪問當(dāng)前程序狀態(tài)寄存器CPSR。僅一個CPSR。 2、保存程序狀態(tài)寄存器SPSR_mode (Saved Program Status Register) SPSR_mode用來進(jìn)行異常處理，其功能包括： 保存ALU中的當(dāng)前操作信息 當(dāng)異常發(fā)生時, 用來保存CPSR的值，從異常返回時，將 SPSR_mode復(fù)制到CPSR中，恢復(fù)CPSR的值。 控制允許和禁止中斷修改SPSR的值 設(shè)置處理器的

13、運(yùn)行模式修改SPSR的值 問題：一共有多少個SPSR？為什么？,1.2.3 ARM的狀態(tài)寄存器(2),二、ARM狀態(tài)寄存器的格式 1、條件碼標(biāo)志位（保存ALU中的當(dāng)前操作信息） N：正負(fù)號/大小 標(biāo)志位 0表示：正數(shù)/大于；1表示：負(fù)數(shù)/小于 Z：零標(biāo)志位 0表示：結(jié)果不為零；1表示：結(jié)果為零 C：進(jìn)位/借位/移出位 0表示：未進(jìn)位/借位/移出0；1表示：進(jìn)位/未借位/移出1 V：溢出標(biāo)志位 0表示：結(jié)果未溢出；1表示：結(jié)果溢出,1.2.3 ARM9的狀態(tài)寄存器(3),2、控制位 I、F中斷控制位控制允許和禁止中斷 I1 禁止IRQ中斷I0 允許IRQ中斷 F1 禁止FIQ中斷F0 允許FIQ

14、中斷 T控制(標(biāo)志)位反映處理器的運(yùn)行狀態(tài) T=1時，程序運(yùn)行于Thumb狀態(tài) T=0時，程序運(yùn)行于ARM狀態(tài) M控制位決定了處理器的運(yùn)行模式 當(dāng)發(fā)生異常時這些位被改變。 如果處理器運(yùn)行在特權(quán)模式，這些位也可以由程序修改。,1.2.3 ARM9的狀態(tài)寄存器(4),3、保留位 CPSR中的其余位為保留位，當(dāng)改變CPSR中的條件碼標(biāo)志位或者控制位時，保留位不要改變，在程序中也不要使用保留位來存儲數(shù)據(jù)。保留位將用于ARM版本的擴(kuò)展。 1.2.4 Thumb狀態(tài)下的寄存器組織 Thumb狀態(tài)下的寄存器集是ARM狀態(tài)下寄存器集的子集。程序員可以直接訪問8個通用的寄存器（R0R7），程序計數(shù)器PC、堆棧指

15、針SP、鏈接寄存器LR和當(dāng)前狀態(tài)寄存器CPSP。,本節(jié)主要內(nèi)容 1、中斷和異常的概念 2、ARM的異常中斷介紹 3、ARM的異常中斷響應(yīng)過程 4、中斷向量和中斷優(yōu)先級,1.3 ARM異常,1.3 ARM異常,1.3.1 中斷和異常的概念 1、中斷 當(dāng)CPU正在執(zhí)行程序時，系統(tǒng)發(fā)生了一件急需處理的事件，CPU暫時停下正在執(zhí)行的程序，轉(zhuǎn)去處理相應(yīng)的事件，事件處理完后，CPU再返回執(zhí)行原來的程序，這種情況稱為中斷。這是中斷的本來意義。 中斷事件：引起CPU產(chǎn)生中斷、并且與CPU當(dāng)前所執(zhí)行的程序無關(guān)的、由外部硬件產(chǎn)生的事件，也叫中斷源。中斷事件也常稱為外中斷。 常說的中斷：有時指的是中斷的本意，有時指

16、的是外部中斷事件，即外中斷。 中斷是計算機(jī)系統(tǒng)基本的功能 利用中斷，外設(shè)可以與CPU并行工作，當(dāng)外設(shè)需要傳輸數(shù)據(jù)或控制時，向CPU發(fā)出中斷請求信號。CPU響應(yīng)其請求進(jìn)行處理。因此，使用中斷既可以實現(xiàn)CPU與外設(shè)并行工作，又可以實時處理各種緊急事件。,1.3 ARM異常,2、異常 是指CPU在執(zhí)行指令時出現(xiàn)的錯誤，即不正常的情況。異常是與當(dāng)前所執(zhí)行的程序有關(guān)的。如存取數(shù)據(jù)或指令錯誤、計算結(jié)果溢出等。 異常的處理：也用中斷的方式進(jìn)行處理。 計算機(jī)通常是用中斷來處理外中斷和異常，因此下面將二者均稱為異常。 3、ARM程序的三種執(zhí)行流程 順序流程：每執(zhí)行一條ARM指令，程序計數(shù)器 （PC）的值加4；每

17、執(zhí)行一條Thumb指令，程序計數(shù)器寄存器（PC）的值加2，整個過程是按順序執(zhí)行。,對異常的說明 當(dāng)系統(tǒng)運(yùn)行時，異?？赡軙S時發(fā)生，為保證在ARM處理器發(fā)生異常時不至于處于未知狀態(tài)，在應(yīng)用程序的設(shè)計中，首先要進(jìn)行異常處理，采用的方式是在異常向量表中的特定位置放置一條跳轉(zhuǎn)指令，跳轉(zhuǎn)到異常處理程序，當(dāng)ARM處理器發(fā)生異常時，程序計數(shù)器PC會被強(qiáng)制設(shè)置為對應(yīng)的異常向量，從而跳轉(zhuǎn)到異常處理程序，當(dāng)異常處理完成以后，返回到主程序繼續(xù)執(zhí)行。 我們需要處理所有的異常，盡管我們可以簡單的在某些異常處理程序處放置死循環(huán)。,1.3 ARM異常,1.3 ARM異常,跳轉(zhuǎn)流程：程序執(zhí)行了跳轉(zhuǎn)指令，則要跳轉(zhuǎn)到特定的地址標(biāo)

18、號處執(zhí)行，包括跳轉(zhuǎn)到子程序。例如，跳轉(zhuǎn)指令，B、BL、BLX和BX。 中斷流程：當(dāng)異常中斷發(fā)生時，系統(tǒng)執(zhí)行完當(dāng)前指令后，將跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行。在當(dāng)異常中斷處理程序執(zhí)行完成后，程序返回到發(fā)生中斷的指令的下條指令處執(zhí)行。 在進(jìn)行異常中斷處理程序時，要保存被中斷的程序的執(zhí)行現(xiàn)場，在從異常中斷處理程序退出時，要恢復(fù)被中斷的程序的執(zhí)行現(xiàn)場。 中斷處理與子程序調(diào)用的區(qū)別：中斷是隨機(jī)的，并且與正在執(zhí)行的程序無關(guān)；子程序調(diào)用是程序的主動行為，并且與正在執(zhí)行的程序密切相關(guān)。,1.3.2 ARM的異常 ARM有7種異常 1、復(fù)位 處理器上一旦有復(fù)位輸入，ARM處理器立刻停止執(zhí)行當(dāng)前指令。復(fù)位后，A

19、RM處理器在禁止中斷的管理模式下，從地址0 x00000000或0 xFFFF0000開始執(zhí)行指令。 2、未定義指令異常 當(dāng)ARM處理器執(zhí)行協(xié)處理器指令時，它必須等待任一外部協(xié)處理器應(yīng)答后，才能真正執(zhí)行這條指令。若協(xié)處理器沒有響應(yīng)，就會出現(xiàn)未定義指令異常。 未定義指令異常可用于在沒有物理協(xié)處理器（硬件）的系統(tǒng)上，對協(xié)處理器進(jìn)行軟件仿真，或在軟件仿真時進(jìn)行指令擴(kuò)展。,1.3 ARM異常,3、軟件中斷異常 該異常由執(zhí)行SWI指令產(chǎn)生，可使用此機(jī)制進(jìn)行軟件仿真。 4、預(yù)取中止（取指令存儲器中止） 若處理器預(yù)取指令的地址不存在，或該地址不允許當(dāng)前指令訪問，存儲器會向處理器發(fā)出中止信號，但當(dāng)預(yù)取的指令被

20、執(zhí)行時，才會產(chǎn)生指令預(yù)取中止異常。 5、數(shù)據(jù)中止（訪問數(shù)據(jù)存儲器中止） 若處理器數(shù)據(jù)訪問指令的地址不存在，或該地址不允許當(dāng)前指令訪問時，產(chǎn)生數(shù)據(jù)中止異常。,1.3 ARM異常,6、IRQ異常 當(dāng)處理器的外部中斷請求引腳有效，且CPSR中的I=0，產(chǎn)生IRQ異常。 系統(tǒng)的外設(shè)可通過該異常請求中斷服務(wù)。 7、FIQ異常 當(dāng)處理器的外部中斷請求引腳有效，且CPSR中的F=0，產(chǎn)生FIQ異常。 FIQ支持?jǐn)?shù)據(jù)傳送和通道處理，并有足夠的私有寄存器，從而在應(yīng)用中可避免對寄存器保存的需求，減少了開銷。,1.3 ARM異常,1.3.3 ARM異常中斷響應(yīng)過程 一、進(jìn)入異常 當(dāng)發(fā)生異常時，除了復(fù)位異常立即中止當(dāng)

21、前指令外，處理器盡量完成當(dāng)前指令，然后脫離當(dāng)前的程序去處理異常。ARM處理器對異常中斷的響應(yīng)過程如下 ： 1、保存返回地址 將引起異常指令的下一條指令的地址保存到新的異常模式x下的R14，即R14-中，使異常處理程序執(zhí)行完后能正確返回原程序。 2、保存當(dāng)前狀態(tài)寄存器CPSR的內(nèi)容 將CPSR的內(nèi)容保存到將要執(zhí)行的異常中斷對應(yīng)的SPSR中，便于中斷返回時恢復(fù)處理器當(dāng)前的狀態(tài)位、中斷屏蔽位以及各條件標(biāo)志位。,1.3 ARM異常,3、設(shè)置當(dāng)前狀態(tài)寄存器CPSR中的相應(yīng)位 設(shè)置CPSR模式控制位CPSR4：0，使處理器進(jìn)入相應(yīng)的執(zhí)行模式； 設(shè)置中斷標(biāo)志位（CPSR6=1），禁止IRQ中斷； 設(shè)置中斷標(biāo)

22、志位（CPSR7=1）禁止FIQ中斷，當(dāng)進(jìn)入Reset或FIQ模式時。 4、轉(zhuǎn)去執(zhí)行中斷處理程序 取相應(yīng)的中斷向量給程序計數(shù)器PC，使程序開始執(zhí)行中斷處理程序。 一般地說，矢量地址處將包含一條指向相應(yīng)程序的轉(zhuǎn)移指令，從而可跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行異常中斷處理程序 。,1.3 ARM異常,1.3 ARM異常,ARM處理器對異常的響應(yīng)過程可以用偽代碼描述如下 ： R14_=return link SPSR_=CPSR CPSR4：0=exception mode number CPSR5=0 /*當(dāng)運(yùn)行于ARM狀態(tài)時*/ CPSR6=1 /*禁止新的IRQ中斷*/ if =Reset o

23、r FIQ then CPSR7=1 /*當(dāng)Reset 或FIQ異常中斷時*/ /*禁止新 的FIQ中斷*/ PC=exception vector address,注意使用異常模式下的特有寄存器 每個異常模式對應(yīng)有兩個寄存器R13_、R14_分別保存相應(yīng)模式下的堆棧指針、返回地址；堆棧指針可用來定義一個存儲區(qū)域保存其它用戶寄存器，在程序初始化時應(yīng)該對各種模式堆棧設(shè)置，便于隨時使用。 FIQ模式還有額外的專用寄存器R8_fiqR12_fiq，使用這些寄存器可以加快快速中斷的處理速度。,1.3 ARM異常,二、異常返回 1、異常返回應(yīng)執(zhí)行的操作 異常處理完畢之后，ARM微處理器會執(zhí)行以下幾步操作

24、從異常返回： 將返回地址裝入PC 把連接寄存器LR的值減去相應(yīng)的偏移量，然后送到PC中。 恢復(fù)CPSR的值 將SPSR復(fù)制回CPSR中。 清除中斷屏蔽位 若在進(jìn)入異常處理時設(shè)置了中斷禁止位，要在此清除。 可以認(rèn)為應(yīng)用程序總是從復(fù)位異常處理程序開始執(zhí)行的，因此復(fù)位異常處理程序不需要返回。,1.3 ARM異常,2、各種異常返回方法 FIQ中斷返回 不管是在ARM狀態(tài)還是在Thumb狀態(tài)下進(jìn)入FIQ模式，F(xiàn)IQ處理程序均可以執(zhí)行以下指令從FIQ模式返回： SUBS PC,R14-fiq ,#4 指令預(yù)取中止（ Abort ）異常返回 當(dāng)指令預(yù)取訪問存儲器失敗時，存儲器系統(tǒng)向ARM處理器發(fā)出存儲器中止（Abort）信號，預(yù)取的指令被記為無效，但只有當(dāng)處理器試圖執(zhí)行無效指令時，指令預(yù)取中止異常才會發(fā)生，如果指令未被執(zhí)行，例如在指令流水線中發(fā)生了跳轉(zhuǎn)，則預(yù)取指令中止不