1、西安電子科技大學 XIDIDIAN UNIVERSITY 第四章 MOS場效應晶體管 MOSFET結構和基本工作原理,2020/9/16,1,場效應器件物理,2020/9/16,XIDIAN UNIVERSITY,4.1 MOSFET 結構,MOSFET: Metal-Oxide-Semiconductor field-effect transistor MOS器件：四端器件，G、S、D、B 一般情況下，VBS=0，則成為三端器件 與JFET相比： 控制柵為MOS結構 源、漏摻雜與類型與襯底相反 簡單看作：MOS電容和兩個背靠背PN結構成,2020/9/16,4.1 MOSFET 結構,MOS

2、電容：外加VG， 氧化層下方半導體表面形成強反型層，連接SD區(qū) 強反型層-MOSFET的導電溝道 VDS在溝道上產生電場，載流子從源漂移到漏，被漏極收集形成ID 重要參數(shù)： 溝道長度L：柵氧下方源漏之間半導體的長度. 溝道寬度W：與溝長垂直的水平方向的源漏區(qū)寬度 柵氧厚度tox,2020/9/16,4.1 MOSFET MOSFET分類(1),n溝道MOSFET：NMOS P襯，n型反型層，電子導電 VDS0, ID0,p溝道MOSFET：PMOS N襯，p型反型層，空穴導電 VDS0, ID0,按照溝道載流子的導電類型分:,每種器件只有一種載流子參與導電單極性器件,2020/9/16,4.1

3、 MOSFET MOSFET分類(2),0柵壓是否存在反型溝道分：,n溝耗盡型MOSFET 零柵壓時已存在反型溝道， VTN0 加柵壓VGSVTN, 溝道關閉,n溝增強型MOSFET 零柵壓時不存在反型溝道， VTN0， 加柵壓VGSVTN, 溝道開啟,思考：不進行專門的N型摻雜，能否形成耗盡型NMOS？,2020/9/16,4.1 MOSFET MOSFET分類(3),p溝增強型MOSFET 零柵壓時不存在反型溝道 VTP0 加柵壓VGSVTP, 溝道開啟,p溝耗盡型MOSFET 零柵壓時存在反型溝道 VTP0 加柵壓VGSVTP, 溝道關閉,4.1 MOSFET MOSFET分類（4）,四

4、種類型MOS晶體管的電路符號,n溝、p溝的箭頭：襯底與溝道之間可形成的場感應pn結的正偏方向 耗盡型：代表溝道區(qū)的線為實線，即VGS=0時已存在溝道 增強型：代表溝道區(qū)的線為虛線，即VGS=0時不存在溝道,4.1 MOSFET MOSFET分類（5）,四種類型MOS晶體管的的偏置條件,4.1 MOSFET MOSFET的閾值電壓,VBS=0，即襯底接地； VGS 即為中間MOS電容兩側電勢差 MOS電容VT：MOS電容半導體表面是否強反型的臨界電壓， 強反型層-MOSFET的導電溝道 VGSVT：半導體表面未形成強反型層，導電溝道未形成，器件截止 VGSVT：半導體表面形成強反型層，導電溝道形

5、成，器件導通 MOSFET的閾值電壓VT：表面剛剛產生溝道所需的柵源電壓 溝道內可動電荷Qn，面電荷密度Qn=COX(VGS-VT)： 只有VGS大于VT，表面才產生導電溝道，根據電容電壓電荷關系得Qn,2020/9/16,n溝增強型,4.1 MOSFET I-V定性分析,偏置特點： VBS=0, 源襯短接；VGSVT ,溝道形成； VDS0，形成漏極電流ID，造成溝厚不等厚： VDS0溝道中從源到漏電位不斷增大 溝道上一點X， VXS， X從S往D移動，VXS,VGX(=VGS-VXS) VGXVT, X點處才形成溝道,反型層可動電荷Qn(x)=COX(VGX-VT)， X從S往D移動， Q

6、n(x)不斷，源端Qn(0)最大，漏端Qn(L)最小 溝道面電荷密度不相等可等效為溝道截面積不相等,2020/9/16,n溝增強型,2020/9/16,4.1 MOSFET ID隨VDS的變化(1),線性區(qū),VDS VDS (sat), VDS對Vox的抵消作用可忽略 反型層和耗盡層近似均勻溝道等效電阻不變 ID VDS（線性區(qū)）,2020/9/16,4.1 MOSFET ID隨VDS的變化(2),過渡區(qū),脫離線性區(qū)后，VDS , VDS對Vox的抵消作用不可忽略 溝道厚度不等溝道等效電阻增加 ID隨VDS的增長率減?。ㄟ^渡區(qū)）,2020/9/16,4.1 MOSFET ID隨VDS的變化(3

7、),飽和點,飽和點： 溝道夾斷點X： 反型層電荷密度剛好0VGX=VT, VGS-VXS=VT VXS=VGS-VT=VDS(sat),2020/9/16,4.1 MOSFET ID隨VDS的變化(4),飽和區(qū),原溝道區(qū)：導電溝道區(qū)和夾斷區(qū)。電流被夾斷了嗎？ 導電溝道區(qū)可導電，又有電勢差，所以有電流，根據電流連續(xù)性原理，整個器件的電流仍存在，大小由導電溝道區(qū) 決定 漂移到夾斷點的電子在夾斷區(qū)大電場的作用下被掃向漏極，形成ID 長溝MOSFET，L變化可略，導電區(qū)形狀和該區(qū)上壓降不變，ID保持剛夾斷時的IDS(sat)不變，即飽和區(qū)內ID不隨VDS的增加而增加,擊穿區(qū)： VDS再繼續(xù) 漏極和襯底

8、之間PN結反偏電壓過大 導致pn結耗盡層內發(fā)生雪崩擊穿，ID急劇增大，進入擊穿區(qū)， 此時電壓為BVDS 輸出特性曲線：VGSVT的某常數(shù)時，ID隨VDS的變化曲線,4.1 MOSFET I-V特性定性分析,n溝增強型MOSFET器件源漏ID-VDS特性曲線簇 VGS不同，ID隨VDS變化物理過程與上述分析相同，曲線變化趨勢也相同 VGS的影響： 非飽和區(qū)：VGS增大，Qn=COX(VGS-VT)增大，所以對同一VDS，ID增大 飽和點：VDS(sat)= VGS-VT，VGS增大，VDS(sat)也增大。 飽和區(qū)：VGS增大， Qn=COX(VGS-VT)增大，飽和電流也增大,4.1 MOSF

9、ET I-V特性定性分析,4.1 MOSFET I-V轉移特性,轉移特性曲線： VDS 為0的某常數(shù)時，ID隨VGS的變化曲線 VGS增大， Qn=COX(VGS-VT)增大，飽和電流也增大,VGS,PMOSFET,NMOSFET,增強型NMOS,耗盡型NMOS,增強型PMOS,耗盡型PMOS,4.1 MOSFET I-V輸出特性,4.1 MOSFET I-V特性定量分析,p型襯底、n型溝道MOSFET,0,溝道電流沿水平方向（X方向），柵與溝道之間電流=0 溝道電流為多子漂移電流，載流子遷移率為常數(shù) 緩變溝道近似（長溝器件），即垂直于溝道方向上的電場變化遠大于平行于溝道方向上的電場變化，EX

10、為常數(shù) 溝道中可動面電荷密度 Qn(x)=COX(VGX-VT)沿X方向“緩變” 面電荷密度另一種表示Qn(x)=en(x)h(x) 式中h(x)為X處導電溝道的厚度,2020/9/16,4.1 MOSFET I-V特性:基本假設,4.1 MOSFET I-V特性定量分析,歐姆定律：dVx=IDdR(x), 根據定義Qn(x)=en(x)h(x)， 根據MOS結構Qn(x)=COX(VGX-VT),2020/9/16,4.1 MOSFET I-V特性:溝道電流,漏源電流強度 成立條件 非飽和區(qū)IV公式,2020/9/16,4.1 MOSFET I-V特性:線性區(qū)與飽和區(qū),2020/9/16,4

11、.1 MOSFET I-V特性:提高器件ID驅動能力的途徑,同一個IC中，不同晶體管的COX以及VT相同，控制不同MOS器件 溝道的W/L可控制電流大小。 L最小值取決于工藝水平. 在工作電壓范圍內，適當提高器件偏置電壓VGS,材料參數(shù),設計參數(shù),工藝參數(shù),2020/9/16,4.1 MOSFET 和VT的測試提取方法,高場下遷移率隨電場上升而下降,存在亞閾值電流,n溝耗盡型,n溝增強型,2020/9/16,4.1 MOSFET 跨導:模型,跨導：VDS一定時，漏電流隨VGS變化率： 又稱晶體管增益: 表征FET放大能力的重要參數(shù)，反映了VGS 對 ID 的控制能力 單位 S(西門子)，一般為

12、幾毫西 (mS),2020/9/16,4.1 MOSFET 跨導:表達式,器件放大應用，一般工作在飽和區(qū)。原因？ VGS一定時，飽和區(qū)跨導線性區(qū)跨導,2020/9/16,4.1 MOSFET 跨導:提高途徑,增大(W/L)，（通過版圖設計保證） 增大COX，（減小氧化層厚度；采用高k介質） 增大(VGS-VT)，（增大VGS，減小VT）,2020/9/16,4.1 MOSFET （溝道電導）漏導:模型,溝道電導（漏導）：VGS一定時，漏電流隨VDS的變化率,2020/9/16,4.1 MOSFET 源漏間的有效電阻Rds,源漏間的有效電阻Rds: 溝道電導的倒數(shù) 線性區(qū)導通電阻：表明線性區(qū)導通能力 飽和區(qū)輸出電阻 增加線性區(qū)溝道電導的途徑？ 非飽和區(qū)漏導等于飽和區(qū)跨導 同增加飽和區(qū)跨導的途徑,2020/9/16,4.1 MOSFET 襯底偏置效應(1),0,必須反偏或零偏,P襯最低電位 N襯最高電位,4.1 MOSFET 襯底偏置效應(2),源襯結能帶圖：襯底0勢能參考點 閾值反型點時，反型層溝道連接源漏， VDS=0，溝道和源區(qū)電子勢能近似相等, 溝道區(qū)電勢能=-es VSB=0時，源區(qū)電勢=VD, 閾值反型點, 半導體s=2fp, 2fp VD VSB0時，源區(qū)電勢=VD+VSB, 閾值反型點, 半導體s VD+VSB=2fp+VSB