ch1+模擬集成電路設(shè)計(jì)緒論.ppt_第1頁
ch1+模擬集成電路設(shè)計(jì)緒論.ppt_第2頁
ch1+模擬集成電路設(shè)計(jì)緒論.ppt_第3頁
ch1+模擬集成電路設(shè)計(jì)緒論.ppt_第4頁
ch1+模擬集成電路設(shè)計(jì)緒論.ppt_第5頁
已閱讀5頁,還剩15頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、CMOS模擬集成電路分析與設(shè)計(jì),王天寶,通信工程學(xué)院,第一章模擬集成電路設(shè)計(jì)緒論,通信工程學(xué)院,課程的基本信息,課程內(nèi)容簡介 涉及的相關(guān)理論 教學(xué)方法簡介 所需軟件介紹 參考資料 考試,通信工程學(xué)院,本課程的基本要求,學(xué)時(shí):56學(xué)時(shí) 內(nèi)容:MOS器件物理基礎(chǔ)、單級(jí)及差分放大器、電流鏡、頻率響應(yīng)與補(bǔ)償、反饋、電壓基準(zhǔn)、比較器、DA/AD、振蕩器和PLL 要求:理解概念,掌握方法,學(xué)會(huì)設(shè)計(jì) 工具:HSPICE,CADENCE IC610 作業(yè):按時(shí)完成,定期評(píng)講 考試:平時(shí)10%,Project30%,理論考試60%,通信工程學(xué)院,一些建議,上課時(shí)思維緊跟老師積極思考 記住概念 知道物理含義及其關(guān)

2、系 注意假設(shè)和條件 閱讀參考資料 方法比結(jié)果更重要 多做習(xí)題 學(xué)會(huì)使用仿真工具,通信工程學(xué)院,上課規(guī)則,上課時(shí)歡迎提問和討論 請(qǐng)關(guān)閉手機(jī)或其它發(fā)聲的工具 不準(zhǔn)未經(jīng)許可而相互交談 上課時(shí)不準(zhǔn)吃東西 不準(zhǔn)穿拖鞋上課 上課時(shí)不準(zhǔn)做作業(yè) 上課前交作業(yè),通信工程學(xué)院,模擬集成電路設(shè)計(jì)參考書,Analog Integrated Circuit Design,David A.Johns & Ken Martin Design of analog CMOS integrated Circuits,Razavi B.,通信工程學(xué)院,通信工程學(xué)院,在數(shù)字集成電路高度發(fā)展的今天,為什么還要學(xué)模擬集成電路設(shè)計(jì)?特別是

3、CMOS模擬集成電路設(shè)計(jì)?,通信工程學(xué)院,自然界信號(hào)的處理,(a)自然界信號(hào)的數(shù)字化 ( b)增加放大器和濾波器以提高靈敏度,高速、高精度、低功耗ADC的設(shè)計(jì)是模擬電路設(shè)計(jì)中的難題之一,高性能放大器和濾波器設(shè)計(jì)也是熱點(diǎn)研究課題,通信工程學(xué)院,數(shù)字通信,數(shù)字信號(hào)通過有損電纜的衰減和失真,失真信號(hào)需放大、濾波和數(shù)字化后才再處理,通信工程學(xué)院,數(shù)字通信,使用多電平信號(hào)以減小所需的帶寬,10,11,01,00,1,0,組合二進(jìn)制數(shù)據(jù),多電平信號(hào),確定所傳送電平,DAC,ADC,傳送端,接收端,通信工程學(xué)院,磁盤驅(qū)動(dòng)電子學(xué),存儲(chǔ)數(shù)據(jù),恢復(fù)數(shù)據(jù),硬盤存儲(chǔ)和讀出后的數(shù)據(jù),通信工程學(xué)院,無線接收機(jī),無線接收天

4、線接收到的信號(hào)(幅度只有幾微伏)和噪聲頻譜,接收機(jī)放大低電平信號(hào)時(shí)必須具有極小噪聲、工作在高頻并能抑制大的有害成分。,通信工程學(xué)院,光接收機(jī),光纖系統(tǒng),轉(zhuǎn)換為一個(gè)小電流,高速電流處理器,激光二極管,光敏二極管,通信工程學(xué)院,傳感器,(a) 簡單的加速度表,(b) 差動(dòng)加速度表,汽車觸發(fā)氣囊的加速度檢測(cè)原理圖,通信工程學(xué)院,為什么要學(xué)模擬CMOS集成電路設(shè)計(jì)?,首先,MOSFET的特征尺寸越來越小,本征速度越來越快(已可與雙極器件相比較),現(xiàn)在幾GHz幾十GHz的CMOS模擬集成電路已經(jīng)可批量生產(chǎn)。 SOC芯片中同時(shí)包含有大量的模擬、數(shù)字電路,由于CMOS以其低成本、低功耗已成為現(xiàn)代大規(guī)模數(shù)字集

5、成電路設(shè)計(jì)及制造的首選,與數(shù)字集成電路技術(shù)兼容的CMOS模擬集成電路技術(shù)可降低SOC芯片的制造及封裝成本。因此CMOS電路已成為當(dāng)今SOC設(shè)計(jì)的主流制造技術(shù)。,通信工程學(xué)院,CMOS技術(shù)的發(fā)展及展望,電源電壓(V),L,通信工程學(xué)院,模擬設(shè)計(jì)困難的原因是什么(1)?,模擬設(shè)計(jì)涉及到在速度、功耗、增益、精度、電源電壓等多種因素間進(jìn)行折衷,而數(shù)字電路只需在速度和功耗之間折衷。 模擬電路對(duì)噪聲、串?dāng)_和其它干擾比數(shù)字電路要敏感得多。 器件的二級(jí)效應(yīng)對(duì)模擬電路的影響比數(shù)字電路要嚴(yán)重得多。 高性能模擬電路的設(shè)計(jì)很少能自動(dòng)完成,而許多數(shù)字電路都是自動(dòng)綜合和布局的。,通信工程學(xué)院,模擬設(shè)計(jì)困難的原因是什么?,模擬電路許多效應(yīng)的建模和仿真仍然存在問題,模擬設(shè)計(jì)需要設(shè)計(jì)者利用經(jīng)驗(yàn)和直覺來分析仿真結(jié)果。 現(xiàn)代集成電路制造的主流技術(shù)是為數(shù)字電路開發(fā)的,它不易被模擬電路設(shè)計(jì)所利用(如特征尺寸減小導(dǎo)致器件遷移率下降、溝道調(diào)制

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論