1、第四章 組合邏輯電路,4.1 概述,一、組合邏輯電路的特點(diǎn),根據(jù)邏輯功能的不同特點(diǎn)，數(shù)字電路分為兩大類： 一類叫組合邏輯電路，另一類叫時(shí)序邏輯電路。,組合邏輯電路功能上的特點(diǎn)： 在任何時(shí)刻，輸出狀態(tài)只決定于當(dāng)前時(shí)刻的輸入狀態(tài)，而與電路在該時(shí)刻之前的狀態(tài)無關(guān)。,組合邏輯電路電路結(jié)構(gòu)上的特點(diǎn)：,不含記憶（存儲(chǔ)）元件,組合邏輯電路舉例,任何時(shí)刻，S、CO的取值只與A、B和CI取值有關(guān)，與電路過去的工作狀態(tài)無關(guān)。,輸入變量,輸出變量,該電路由邏輯門組成，只有從輸入到輸出的通道，沒有從輸出反饋到輸入的回路，不包含存儲(chǔ)單元。,二、邏輯功能的描述,表示邏輯函數(shù)的幾種方法： 真值表、卡諾圖、邏輯表達(dá)式及時(shí)序圖

2、等，都可以表示組合電路的邏輯功能。幾種方法之間可相互轉(zhuǎn)換。,例如將下圖邏輯功能寫成邏輯函數(shù)和真值表的形式：,對(duì)于任何一個(gè)多輸入、多輸出的組合邏輯電路，都可以用下面框圖表示。,輸出與輸入之間的邏輯關(guān)系可表示為:,邏輯圖：邏輯功能不直觀。,邏輯表達(dá)式：邏輯功能的數(shù)學(xué)模型，用于邏輯函數(shù)的變換和化簡(jiǎn)，邏輯圖和真值表的橋梁。,真值表：邏輯功能直觀，無法直接用門電路實(shí)現(xiàn)。,4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法,4.2.1 組合邏輯電路的分析方法,組合邏輯電路的分析 由給定組合電路的邏輯圖，分析其邏輯功能。,分析步驟： 1. 根據(jù)給定的邏輯圖，逐級(jí)寫出邏輯表達(dá)式。 2. 用公式法和卡諾圖法化簡(jiǎn)和變換邏輯

3、表達(dá)式。 3. 列出函數(shù)的真值表。 4.說明給定電路的邏輯功能 。,舉例：分析下圖電路的邏輯功能，指出其用途。,三個(gè)輸入變量A、B、CI ， 兩個(gè)輸出變量S、CO。 任何時(shí)刻，S、CO的取值只與A、B和CI取值有關(guān)， 與電路過去的工作狀態(tài)無關(guān)。,列寫輸出變量函數(shù)表達(dá)式,列出邏輯真值表,由真值表可知，該電路為帶有進(jìn)位輸入的加法器。其中A、B為加數(shù)和被加數(shù)，CI為低位來的進(jìn)位輸入， S為和，CO為向高位的進(jìn)位。,例：分析下圖電路的邏輯功能，指出其用途。,該電路為與非-與非結(jié)構(gòu),由表達(dá)式,可首先畫出卡諾圖，再寫出真值表。,對(duì)Y1、Y0的處理同Y2，邏輯電路的功能見教材,4.2.2 組合邏輯電路的設(shè)計(jì)

4、方法,1. 進(jìn)行邏輯抽象。 1）確定輸入變量和輸出變量； 2）定義邏輯狀態(tài)的含義（賦值） ； 3）列出邏輯真值表。 2. 寫出邏輯函數(shù)式。 3. 選定器件的類型。 4. 將邏輯函數(shù)化簡(jiǎn)（用門）或變換成適當(dāng)?shù)男问剑ㄓ肕SI） 。 5. 根據(jù)化簡(jiǎn)或變換后的邏輯函數(shù)式， 畫出邏輯電路的連接圖。 6. 工藝設(shè)計(jì)。,根據(jù)邏輯功能的要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的最簡(jiǎn)單邏輯電路。,最簡(jiǎn)：所用器件最少，器件種類最少，器件間的連線最少。,組合邏輯電路的設(shè)計(jì)過程,設(shè)計(jì)舉例：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路,取紅、黃、綠三盞燈的狀態(tài)為輸入變量， 分別用R、A、G表示，燈亮?xí)r為1，不亮?xí)r為0。 取故障信號(hào)為輸出變量，以

5、Z表示， 并規(guī)定正常工作狀態(tài)下Z為0，發(fā)生故障時(shí)Z為1。 根據(jù)題意可列出真值表 。,解：1. 進(jìn)行邏輯抽象,2.寫出邏輯函數(shù)式,3.選定器件類型為小規(guī)模集成電路。,4.化簡(jiǎn)邏輯函數(shù)。,5.畫出邏輯電路圖。,如用與非門實(shí)現(xiàn)，則需要將表達(dá)式變換為與非-與非形式，即在最簡(jiǎn)與或式上二次取反。,如用與或非門實(shí)現(xiàn)，則需要將表達(dá)式變換為與或非的形式，可通過在卡諾圖中圈0實(shí)現(xiàn)。,4.3 若干常用組合邏輯電路,4.3.1 編碼器（Encoder）,編碼器的概念： 在數(shù)字系統(tǒng)里，為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一個(gè)二值代碼表示，把二進(jìn)制碼按一定的規(guī)律編排，使每組代碼具有一定的含義，稱為編碼。具有編碼功

6、能的邏輯電路稱為編碼器。 在二值邏輯電路中，信號(hào)都是以高、低電平的形式給出的，因此編碼器的邏輯功能就是將輸入的每個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。,常用的編碼器有：普通編碼器和優(yōu)先編碼器。,一、普通編碼器,在普通編碼器中，任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂 。 以3位二進(jìn)制編碼器為例分析。,輸入是I0 I7 8個(gè)高電平信號(hào)， 輸出是3位二進(jìn)制代碼Y2 Y1 Y0 ， 因此又叫做8線-3線編碼器。,3位二進(jìn)制（8線3線）編碼器的框圖,邏輯式,輸入與輸出的對(duì)應(yīng)關(guān)系,利用無關(guān)項(xiàng)化簡(jiǎn)，得：,當(dāng)輸入信號(hào)I1I7均為低電平信號(hào)0時(shí)， 則對(duì)I0進(jìn)行編碼。Y2Y1Y0=000,二、優(yōu)先

7、編碼器,在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)。在設(shè)計(jì)優(yōu)先編碼器時(shí)，已將所有的輸入信號(hào)按優(yōu)先順序排好隊(duì)。當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。,例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高 I0優(yōu)先權(quán)最低）,同理可得Y1、Y0的表達(dá)式,實(shí)例：74HC148,只有在 的條件下，編碼器才能正常工作。 而在 時(shí)，所有的輸出端均被封鎖在高電平,74HC148的功能表,的低電平輸出信號(hào)表示“電路工作，但無編碼輸入”,的低電平輸出信號(hào)表示“電路工作，且有編碼輸入”,的優(yōu)先權(quán)最高， 的優(yōu)先權(quán)最低。,附加輸出信號(hào)的狀態(tài)及含意,有3種情況 ，用 區(qū)分。,例：試用兩片74HC148

8、接成16線4線優(yōu)先編碼器，將 16個(gè)低電平輸入信號(hào)編為00001111 16個(gè)4位二進(jìn)制代碼。其中 的優(yōu)先權(quán)最高， 最低。,控制端擴(kuò)展功能舉例：,用兩片8線-3線優(yōu)先編碼器 16線-4線優(yōu)先編碼器,第一片為高優(yōu)先權(quán) 只有(1)無編碼輸入時(shí)，(2)才允許工作 第(1)片 時(shí)表示對(duì) 的編碼 低3位輸出應(yīng)是兩片的輸出的“與非”,思考：試用兩片74HC148接成16線4線優(yōu)先編碼器，將 16個(gè)低電平輸入信號(hào)編為11110000 16個(gè)4位二進(jìn)制代碼。其中 的優(yōu)先權(quán)最高， 最低。,三、二-十進(jìn)制優(yōu)先編碼器,將 編成0110 1111 的優(yōu)先權(quán)最高， 最低 輸入的低電平信號(hào)變成一個(gè)對(duì)應(yīng)的十進(jìn)制的編碼,將1

9、0個(gè)輸入信號(hào)分別編成10個(gè)BCD代碼。也叫做10線-4線優(yōu)先編碼器。,例：74LS147,二-十進(jìn)制優(yōu)先編碼器74LS147的邏輯圖,二-十進(jìn)制優(yōu)先編碼器74LS147的功能表,4.3.2 譯碼器（Decoder）,譯碼是編碼的逆過程， 功能是將每個(gè)輸入的二進(jìn)制代碼， 譯成對(duì)應(yīng)的輸出高、低電平信號(hào)。 常用的譯碼器電路有三大類： 二進(jìn)制譯碼器 二 十進(jìn)制譯碼器 顯示譯碼器,一、 二進(jìn)制譯碼器,二進(jìn)制譯碼器的輸入是一組二進(jìn)制代碼，輸出是一組與輸入代碼一一對(duì)應(yīng)的高、低電平信號(hào)。,例：3線8線譯碼器,用二極管與門陣列組成的3線8線譯碼器,優(yōu)點(diǎn)：二極管與門陣列譯碼器結(jié)構(gòu)比較簡(jiǎn)單。 缺點(diǎn)：輸入電阻較低，輸

10、出電阻較高， 輸出的高、低電平信號(hào)發(fā)生偏移。,通常只用在一些 大規(guī)模集成電路內(nèi),集成譯碼器實(shí)例：74HC138,附加 控制端,低電平有效輸出,輸入端,時(shí)，S=1,其余情況S=0， 全為1，譯碼器被禁止，因此附加控制端 也稱為片選端。,74HC138的功能表：,例: 試用兩片3線-8線譯碼器74HC138組成 4線-16線譯碼器，將輸入的4位二進(jìn)制代碼D3D2D1D0 ，譯成16個(gè)獨(dú)立的低電平信號(hào) 。,D3=0,D3=1,思考：如何用一片74LS139（雙2線4線譯碼器）擴(kuò)展為3線-8線譯碼器。 74LS139的片選端（使能端）低電平有效。,思考：數(shù)據(jù)分配器是用帶控制輸入端的譯碼器實(shí)現(xiàn)的，數(shù)據(jù)接

11、到譯碼器的什么端口，數(shù)據(jù)是如何分配的。,二、二十進(jìn)制譯碼器,將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號(hào)。,二 - 十進(jìn)制譯碼器74HC42,輸出函數(shù)表達(dá)式:,1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1,1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1,0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1,0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1,0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1,0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1,1 0 1 1 1 1 1 1 1 1 1

12、1 1 1 1 1,1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1,1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1,1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1,1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1,輸 入,輸 出,二-十進(jìn)制譯碼器74HC42的真值表,0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1,序號(hào),0 1 2 3 4 5 6 7 8 9 偽 碼,1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1,三、顯示譯碼器,1. 七

13、段字符顯示器,也稱做七段數(shù)碼管。為了能以十進(jìn)制數(shù)碼直觀地顯示數(shù)字系統(tǒng)的運(yùn)行數(shù)據(jù),目前被廣泛應(yīng)用。,常見的七段字符顯示器有：半導(dǎo)體數(shù)碼管和液晶顯示器。,半導(dǎo)體數(shù)碼管外形圖,半導(dǎo)體數(shù)碼管有共陰極和共陽極兩種類型可供選擇。,優(yōu)點(diǎn):工作電壓低, 體積小, 壽命長(zhǎng), 可靠性高, 響應(yīng)時(shí)間短,亮度較高。 缺點(diǎn):工作電流較大。,半導(dǎo)體數(shù)碼管的特點(diǎn)：,思考：需要多個(gè)七段數(shù)碼管進(jìn)行顯示時(shí)，靜態(tài)顯示方式、 動(dòng)態(tài)顯示方式各有什么特點(diǎn)。,2. BCD七段字符顯示譯碼器（代碼轉(zhuǎn)換器）7448,求輸出變量的邏輯表達(dá)式，用卡諾圖化簡(jiǎn),求輸出變量的邏輯表達(dá)式，用卡諾圖化簡(jiǎn),求輸出變量的邏輯表達(dá)式，用卡諾圖化簡(jiǎn),求輸出變量的邏

14、輯表達(dá)式，用卡諾圖化簡(jiǎn),求輸出變量的邏輯表達(dá)式，用卡諾圖化簡(jiǎn),求輸出變量的邏輯表達(dá)式，用卡諾圖化簡(jiǎn),求輸出變量的邏輯表達(dá)式，用卡諾圖化簡(jiǎn),BCD七段顯示譯碼器7448的邏輯圖,輸入信號(hào),附加控制端,輸出信號(hào),時(shí)，將本應(yīng)顯示 0 但不希望顯示的 0 熄滅。,(1)燈測(cè)試輸入,附加控制端的功能和用法,(2)滅零輸入,(3)滅燈輸入/滅零輸出,輸入信號(hào)，稱滅燈輸入控制端： 時(shí)，無論輸入狀態(tài)是什么，數(shù)碼管熄滅。,輸出信號(hào)，稱滅零輸出端： 只有當(dāng)輸入 ，且滅零輸入信號(hào) 時(shí)， 才給出低電平。表明該位的0已熄滅。,BCD七段顯示譯碼器7448的功能表,用7448驅(qū)動(dòng)BS201的連接方法,可通過改變七個(gè)電阻值

15、的大小來調(diào)整數(shù)碼管的亮度。,(7448),例：利用 和 的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制,整數(shù)部分：最高位是0，而且滅掉以后，輸出 作為次高位的 輸入信號(hào) 小數(shù)部分：最低位是0，而且滅掉以后，輸出 作為次低位的 輸入信號(hào),四、用譯碼器設(shè)計(jì)組合邏輯電路,1. 基本原理 3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng); n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng); 由于組合邏輯函數(shù)可以寫成最小項(xiàng)之和的形式。因此，將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)。 當(dāng)譯碼器的輸出為高電平有效時(shí)，譯碼器的每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)，因此用譯碼器和或門實(shí)現(xiàn)函數(shù)。 當(dāng)譯碼器的輸出為低電平

16、有效時(shí)，譯碼器的每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)的非，因此用譯碼器和與非門實(shí)現(xiàn)函數(shù)。,2. 舉例,例：利用3線8線譯碼器74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：,解：將函數(shù)表達(dá)式寫成最小項(xiàng)之和的形式：,轉(zhuǎn)換成與非與非表達(dá)式形式,畫出邏輯圖,思考：用3線8線譯碼器74HC138如何實(shí)現(xiàn)2變量的函數(shù)？,4.3.3 數(shù)據(jù)選擇器,在數(shù)字傳輸過程中，需要從一組數(shù)據(jù)中選出某一個(gè)時(shí)，要用到數(shù)據(jù)選擇器，也稱為多路開關(guān)。,根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。,常用的數(shù)據(jù)選擇器有：2選1、4選1、8選1、16選1,每種數(shù)據(jù)選擇器各需要幾個(gè)地址信號(hào)？,一、工作原理,雙4選1數(shù)據(jù)選擇器74H

17、C153,時(shí)，如A1A0=01時(shí)： 由于A0=1,則TG2、TG4通 由于A1=0，則TG5通 因此Y1=D11,可得功能表：,時(shí)數(shù)據(jù)選擇器工作， 時(shí)數(shù)據(jù)選擇器被禁止工作。,輸出邏輯表達(dá)式可寫成：,思考：寫出8選1數(shù)據(jù)選擇器的表達(dá)式？,例：用兩個(gè)“四選一”接成“八選一”,“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè) “八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè),思考1：用一片4選1和4片8選1數(shù)據(jù)選擇器 構(gòu)成32選1數(shù)據(jù)選擇器,思考2：用一片2線-4線譯碼器和4片8選1數(shù)據(jù)選擇器 構(gòu)成32選1數(shù)據(jù)選擇器,二、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路,1. 基本原理 具有n位地址輸入的數(shù)據(jù)選擇器，可

18、產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù),例 用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)交通信號(hào)燈監(jiān)視電路,選擇,則,例 用8選1數(shù)據(jù)選擇器產(chǎn)生三變量邏輯函數(shù),解：,8選1數(shù)據(jù)選擇器邏輯函數(shù)式為：,用雙4選1數(shù)據(jù)選擇器74HC153實(shí)現(xiàn)上例,思考：用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù),思考：用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù),一、1位加法器 1. 半加器，不考慮來自低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加,4.3.4 加法器,2. 全加器：將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加,采用圈0的方法得到與或非的形式,思考：圈1得到的表達(dá)式是什么？,雙全加器74LS183的1/2邏輯圖、邏輯符號(hào),二、多位加法器,1、串行進(jìn)位加法器,優(yōu)點(diǎn)：

19、簡(jiǎn)單 缺點(diǎn)：慢,2. 超前進(jìn)位加法器,基本原理：加到第i位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第i位以前各位的函數(shù)，可在相加前由A,B兩數(shù)確定。,優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。 缺點(diǎn)：電路復(fù)雜。,4位超前進(jìn)位加法器74LS283,三、用加法器設(shè)計(jì)組合電路,基本原理：若要產(chǎn)生的邏輯函數(shù)能變換成輸入變量與輸入變量相加或者輸入變量與常量相加，這時(shí)用加法器來設(shè)計(jì)這個(gè)組合邏輯電路往往會(huì)非常簡(jiǎn)單。,例：將8421BCD碼轉(zhuǎn)換為余3碼,4.3.5 數(shù)值比較器,用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小,一、1位數(shù)值比較器,比較兩個(gè)多位數(shù)的大小時(shí)，必須自高而低地逐位比較，只有在高位相等時(shí)，才需要比較低位。比較兩個(gè) 4

20、 位數(shù)= A3 A2 A1 A0和= B3 B2 B1 B0時(shí)，若A3B3，則肯定是AB。若A3B3，則肯定是AB。若A3=B3，則比較A2 和B2 ，依此類推。 只有當(dāng)A3=B3 ， A2=B2 ， A1=B1 ， A0=B0時(shí)，才有A = B。,二、多位數(shù)值比較器,4位比較器的表達(dá)式：,I(AB)、I(AB)、I(A=B)是來自低位的比較結(jié)果,4位比較器 74LS85,例：用兩片74LS85 組成一個(gè)8位數(shù)值比較器,4.4 組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象,4.4.1 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及成因,在A從1跳變?yōu)?時(shí)，B首先上升到VIL(max)以上，則在t內(nèi)將出現(xiàn)A、B同時(shí)高于VIL(max)的狀態(tài)，在輸出端產(chǎn)生Y=1尖峰脈沖。,在A下降到VIH(min) 時(shí)，B尚未上升