1、. 數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn) 實(shí)驗(yàn)報(bào)告 題 目 數(shù)字鐘電路設(shè)計(jì) 學(xué) 院： 信息工程學(xué)院 系 電子信息工程 專 業(yè)： 班 級(jí)： 學(xué) 號(hào)： 學(xué)生姓名： 同組同學(xué)： 指導(dǎo)教師： 遞交日期： 精品.多功能數(shù)字鐘設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、綜合應(yīng)用數(shù)字電路知識(shí)，提高邏輯電路設(shè)計(jì)能力；2、學(xué)習(xí)使用protel或altium designer進(jìn)行電子電路的原理圖設(shè)計(jì)、印制電路板設(shè)計(jì)；3、學(xué)習(xí)電路板制作、安裝、調(diào)試技能和設(shè)計(jì)流程；4、了解數(shù)碼管，譯碼器，555定時(shí)器及以下中規(guī)模器件的邏輯功能和使用方法。二、設(shè)計(jì)任務(wù)和設(shè)計(jì)要求1、設(shè)計(jì)一多功能數(shù)字鐘并進(jìn)行仿真和pcb板制作。2、基本功能：準(zhǔn)確計(jì)時(shí)，以數(shù)字形式顯示時(shí)、分、秒

2、的時(shí)間。3、擴(kuò)展功能：校正時(shí)間，定時(shí)控制，正點(diǎn)報(bào)時(shí)。三、設(shè)計(jì)方案1、數(shù)字鐘設(shè)計(jì)方案基本框圖如下鬧鐘整點(diǎn)報(bào)時(shí)擴(kuò)展電路主體電路秒分時(shí)個(gè)位十位個(gè)位十位十位個(gè)位譯碼譯碼時(shí)計(jì)數(shù)器譯碼譯碼譯碼譯碼秒計(jì)數(shù)器分計(jì)數(shù)器 秒脈沖信號(hào)校正控制精品.顯示譯碼模塊整點(diǎn)報(bào)時(shí)模塊計(jì)數(shù)模塊鬧鐘模塊 控制模塊 2、各模塊設(shè)計(jì)原理1.時(shí)的設(shè)計(jì)：時(shí)的計(jì)數(shù)以24小時(shí)為周期，按通常的習(xí)慣，24小時(shí)計(jì)數(shù)器的計(jì)數(shù)序列為00，01，22，23，00，即當(dāng)計(jì)數(shù)到23小時(shí)59分59秒時(shí)，再來一個(gè)秒脈沖，計(jì)數(shù)器就進(jìn)到00時(shí)00分00秒。這樣，可利用反饋置數(shù)或反饋清零法進(jìn)行二十四進(jìn)制計(jì)數(shù)，本實(shí)驗(yàn)采用74ls161進(jìn)行設(shè)計(jì)。2.分、秒的設(shè)計(jì)：分和秒計(jì)

3、數(shù)器都是模m=60的計(jì)數(shù)器。計(jì)數(shù)規(guī)律為00，01，58，59，00，。它們的個(gè)位都是十進(jìn)制，而十位則是六進(jìn)制。3.譯碼顯示：將計(jì)數(shù)器和鬧鐘輸出的4位二進(jìn)制代碼，譯碼顯示出相應(yīng)的十進(jìn)制數(shù)狀態(tài)，可利用顯示譯碼器和數(shù)碼管實(shí)現(xiàn)。4.校時(shí)電路：校時(shí)可用1s脈沖快速校正，也可手動(dòng)產(chǎn)生單次脈沖慢校正至?xí)r或者分計(jì)數(shù)器?？稍O(shè)置不同脈沖來控制實(shí)現(xiàn)校正或正常計(jì)數(shù)。5.定時(shí)控制：數(shù)字鐘在指定的時(shí)刻發(fā)出信號(hào)，實(shí)現(xiàn)鬧鐘功能，通過數(shù)據(jù)選擇器使得在設(shè)定鬧鐘是可在數(shù)碼管上顯示設(shè)定時(shí)間而不影響正常計(jì)數(shù)。6.正點(diǎn)報(bào)時(shí)：每當(dāng)數(shù)字鐘計(jì)時(shí)快要到正點(diǎn)時(shí)發(fā)出聲響，通常按照4低音1高音的順序發(fā)出間斷聲響，以最后一聲高音結(jié)束的時(shí)刻為正點(diǎn)時(shí)刻精品

4、.，即當(dāng)分達(dá)到59，秒達(dá)到50開始發(fā)出聲響，50、52、54、56、58、60（高音）。 3、各模塊設(shè)計(jì)原理圖 1.總體設(shè)計(jì)圖2. 各模塊電路原理圖及實(shí)驗(yàn)仿真結(jié)果3. 1）計(jì)數(shù)模塊電路原理圖，如圖1所示圖12）顯示譯碼模塊時(shí)鐘正常計(jì)數(shù)模擬結(jié)果，如圖2所示精品.圖23） 鬧鐘模塊原理圖如圖3所示鬧鐘和正常時(shí)鐘比較模塊電路鬧鐘設(shè)定電路精品.圖34） 整點(diǎn)報(bào)時(shí)模塊電路原理圖如圖4精品.圖45） 秒脈沖產(chǎn)生電路原理圖，見下圖5圖54、 主要實(shí)驗(yàn)元件及器材清單精品.commentdescriptiondesignatorfootprintlibrefquantitycapcapacitorc1, c2r

5、ad-0.3cap2dpy green-cc7.62 mm black surface green 7-segment display: cc, rh dpds1, ds2, ds3, ds4, ds5, ds6leddip-10/c5.08rhddpy green-cc674ls161hh, hl, mh, ml, sh, sl, ua, ub, ucdip-1674ls1619bellelectrical bellls1pin2bell1res2resistorr1, r2, r3axial-0.4res23sw-2bsjf, sjssw-2bsw-2b2ne555pprecision t

6、imerudp008ne555p174ls00uh, uhz, um, usdip-1474ls00474ls153ujdip-1674ls174ls13uj1dip-1474l174ls09uj3dip-1474l174ls48bcd-to-seven-segment latch/decoder/display driveruhh, uhl, umh, uml, ush, usl648-08mc74hc4511n65、 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)1、總電路圖（見附頁）2、工程變化訂單（見附頁）3、pcb圖（見附頁）4、3d圖（見附頁）6、 總結(jié)通過本次軟件仿真設(shè)計(jì)實(shí)驗(yàn)收獲很多，耗時(shí)也比較多，從一開始的基

7、本模制計(jì)數(shù)器的設(shè)計(jì)到最后數(shù)字鐘的形成都經(jīng)歷了很多困難，但最終還是解決并成功的完成了多功能數(shù)字鐘的設(shè)計(jì)。首先說一下遇到的問題主要有一下6點(diǎn)。1、 對altium designer 軟件的基本操作不熟悉，一邊摸索一邊畫圖（包括元器件查找、元件布局和布線，環(huán)境配置等）；2、 在進(jìn)行整點(diǎn)報(bào)時(shí)模塊和鬧鐘模塊設(shè)計(jì)的時(shí)候面臨的問題是蜂鳴器的高低音無法區(qū)分，整點(diǎn)報(bào)時(shí)的時(shí)候蜂鳴器只要滿足條件就一直響，沒有高低音的區(qū)別，在進(jìn)行鬧鐘設(shè)計(jì)的時(shí)候更加困難，一開始只能在電路里設(shè)計(jì)不可調(diào)節(jié)的鬧鐘設(shè)計(jì)到后來的任意時(shí)刻的設(shè)置且在數(shù)碼管上顯示不影響正常計(jì)數(shù)，一開始想著通過控制場效應(yīng)的導(dǎo)通選擇正常計(jì)數(shù)的數(shù)據(jù)和鬧鐘設(shè)定的數(shù)據(jù)在數(shù)碼管

8、上顯示，但是一試發(fā)現(xiàn)不行，后來想到一種方案就是通過數(shù)據(jù)選擇器實(shí)現(xiàn)2路數(shù)據(jù)的選擇，只需要通過一個(gè)開關(guān)控制數(shù)據(jù)選擇器的地址代碼就可以選擇出一路數(shù)據(jù)，因此鬧鐘的設(shè)定模塊成功設(shè)計(jì)出來，但是在進(jìn)行正常時(shí)鐘與鬧鐘比較的時(shí)候又被卡住了，最后就通過異或門和與非門構(gòu)建出同或門實(shí)現(xiàn)正常時(shí)鐘和鬧鐘的時(shí)間比較二達(dá)到鬧鐘的功能。精品.3、 畫pcb圖的時(shí)候因?yàn)橛玫氖莂ltium designer元器件封裝不全；4、pcb布線環(huán)境設(shè)置也是一個(gè)難點(diǎn)，剛?cè)腴Tpcb對布線環(huán)境不清楚；5、元器件布局特別困難，為了板子的美觀和布線更加容易必須考慮很多因素才決定一個(gè)元器件的位置；6、布線的時(shí)候使用了10多根跳線，這個(gè)過程中連線的難以基本取決于布局的工作和環(huán)境設(shè)置。收獲又以下幾點(diǎn)：1、 對系統(tǒng)設(shè)計(jì)的認(rèn)識(shí)更加深入，邏輯