1、.,第六章 時(shí)序邏輯電路,重點(diǎn)：時(shí)序邏輯電路的分析方法、 計(jì)數(shù)器、移位寄存器 難點(diǎn)：時(shí)序邏輯電路的設(shè)計(jì)方法,., 6.1 時(shí)序邏輯電路概述,一、時(shí)序邏輯電路,1、時(shí)序邏輯電路任一時(shí)刻電路的輸出狀態(tài)不僅取決于該時(shí)刻的輸入信號(hào)，而且與輸入信號(hào)作用前電路的歷史狀態(tài)有關(guān)。,2、時(shí)序邏輯電路結(jié)構(gòu),由組合邏輯電路和存儲(chǔ)電路兩部分組成。,.,3、時(shí)序邏輯電路的分類,按各存儲(chǔ)單元是否同步工作分類 同步時(shí)序邏輯電路 異步時(shí)序邏輯電路 按功能分類 寄存器 計(jì)數(shù)器 按輸出分類 米利型 穆爾型,.,二、時(shí)序邏輯電路邏輯功能的表示方法,1、邏輯方程組,（1）輸出方程組,（2）激勵(lì)方程組,（3）狀態(tài)方程組,.,2、狀態(tài)表

2、,以表格的形式反映時(shí)序電路的次態(tài)、輸入信號(hào)和現(xiàn)態(tài)之間對(duì)應(yīng)的邏輯關(guān)系。,.,3、狀態(tài)圖,以幾何圖形的形式反映時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)的輸入、輸出取值情況。,.,4、時(shí)序圖,以波形圖形式反映時(shí)序電路輸入信號(hào)，輸出信號(hào)，電路狀態(tài)等取值在時(shí)間上的對(duì)應(yīng)邏輯關(guān)系。,.,6.2 同步時(shí)序邏輯電路的分析,1、根據(jù)給定的邏輯電路圖，寫出電路的輸出方程組。,2、根據(jù)邏輯電路圖，寫出存儲(chǔ)電路每個(gè)觸發(fā)器的激勵(lì)方程（驅(qū)動(dòng)方程）。,3、將激勵(lì)方程代入各個(gè)觸發(fā)器的特性方程中，得到每個(gè)觸發(fā)器的狀態(tài)方程。,4、由三個(gè)方程組（激勵(lì)、狀態(tài)、輸出方程組）列出電路的狀態(tài)表、畫出狀態(tài)圖或時(shí)序圖。,5、確定電路的邏輯功能，用文字描述

3、電路的邏輯功能。,.,例1,分析同步時(shí)序電路的邏輯功能。,（1）輸出方程組,（2）激勵(lì)方程組,（3）狀態(tài)方程組,.,狀態(tài)表,狀態(tài)圖,.,時(shí)序圖,邏輯功能分析,由信號(hào)A控制的可控二進(jìn)制計(jì)數(shù)器，CP為計(jì)數(shù)脈沖。,.,例2,分析同步時(shí)序邏輯電路。,.,時(shí)序圖,.,例3,分析同步時(shí)序邏輯電路。,.,.,例4: 分析下列時(shí)序電路的邏輯功能.,.,功能: 1111序列檢測(cè)器,.,設(shè)計(jì)要求,原始狀態(tài)圖,最簡(jiǎn)狀態(tài)圖,畫電路圖,檢查電路能否自啟動(dòng),1,2,4,6,時(shí)序邏輯電路的設(shè)計(jì)步驟：,選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程,5,狀態(tài)分配,3,化簡(jiǎn),6.3 同步時(shí)序邏輯電路的設(shè)計(jì),.,例1,用D觸發(fā)器設(shè)計(jì)一個(gè)

4、8421BCD碼同步十進(jìn)制計(jì)數(shù)器。,（1）列出狀態(tài)表,.,（2）確定激勵(lì)方程組,.,（3）畫出邏輯圖，檢查自啟動(dòng)能力,.,（3）畫出邏輯圖，檢查自啟動(dòng)能力,.,例2,設(shè)計(jì)110序列編碼檢查器。輸入信號(hào)為110時(shí)輸出為1，否則為0。,（1）建立原始狀態(tài)圖，列出原始狀態(tài)表,.,原始狀態(tài)表,（2）狀態(tài)化簡(jiǎn),簡(jiǎn)化狀態(tài)表,.,（3）狀態(tài)分配,（4）選擇觸發(fā)器類型,JK觸發(fā)器激勵(lì)表,.,（5）確定激勵(lì)方程組和輸出方程組,.,激勵(lì)方程組和輸出方程組,.,（6）畫出邏輯圖，檢查自啟動(dòng)能力,.,例3,根據(jù)給定原始狀態(tài)圖，用D觸發(fā)器設(shè)計(jì)邏輯電路。,.,（1）列原始狀態(tài)表,.,（2）狀態(tài)化簡(jiǎn),.,化簡(jiǎn)后的狀態(tài)圖,.

5、,（3）狀態(tài)分配,.,（4）確定激勵(lì)方程組和輸出方程組,.,.,（5）畫出邏輯圖，檢查自啟動(dòng)能力,.,.,例：設(shè)計(jì)一個(gè)模可變帶進(jìn)位輸出端的同步加法計(jì)數(shù)器。當(dāng)控制信號(hào)X0時(shí)為三進(jìn)制加法計(jì)數(shù)器；X1時(shí)為四進(jìn)制加法計(jì)數(shù)器。,解：,1.求原始狀態(tài)圖,輸入控制端：X,輸出端：Z1（三進(jìn)制計(jì)數(shù)器的進(jìn)位輸出端）,Z2（四進(jìn)制計(jì)數(shù)器的進(jìn)位輸出端）,X/Z1Z2,2.選擇觸發(fā)器類型，求驅(qū)動(dòng)方程和輸出方程。,觸發(fā)器類型：D,個(gè)數(shù)：2,根據(jù)D觸發(fā)器的激勵(lì)表與原始狀態(tài)圖，作狀態(tài)表。,設(shè)計(jì)舉例,00,01,10,11,.,0,0 1,0 1,1 0,0 0,0,1,0 1,0,0,0,1,從卡諾圖看出，約束項(xiàng)均未使用，

6、按“0”處理填入表中，得到全狀態(tài)表。,0,1 1,輸出方程：,狀態(tài)轉(zhuǎn)換表,全,0,0,1,設(shè)計(jì)舉例,.,3. 畫邏輯圖,設(shè)計(jì)舉例,.,4. 畫全狀態(tài)圖,電路是一個(gè)能自啟動(dòng)且滿足帶進(jìn)位輸出端、?？勺兊挠?jì)數(shù)器。,設(shè)計(jì)舉例,X/Z1Z2,.,同步時(shí)序電路有統(tǒng)一的時(shí)鐘信號(hào)，在時(shí)鐘脈沖作用下電路中所有觸發(fā)器狀態(tài)同時(shí)改變。異步時(shí)序電路沒有統(tǒng)一的時(shí)鐘信號(hào)。 通過討論異步時(shí)序電路的分析，進(jìn)一步加深對(duì)異步時(shí)序電路的理解。,脈沖異步時(shí)序電路：,輸入信號(hào)是脈沖信號(hào),電平異步時(shí)序電路：,輸入信號(hào)是電平,6.4 異步時(shí)序邏輯電路的分析,.,（1）列各邏輯方程組,觸發(fā)時(shí)鐘方程,輸出方程,激勵(lì)方程,狀態(tài)方程,.,（2）列狀

7、態(tài)表,（3）畫狀態(tài)圖和時(shí)序圖,（4）邏輯功能分析,異步二進(jìn)制減計(jì)數(shù)器,.,寄存器 移位寄存器,基本移位寄存器,雙向移位寄存器,用來存放數(shù)據(jù),一、寄存器,6.5 典型時(shí)序邏輯集成電路,.,一、寄存器,8位CMOS集成寄存器74HC/HCT374,.,集成寄存器74HC/HCT374芯片引腳圖,.,二、移位寄存器,不僅能寄存數(shù)碼，還有移位的功能。,所謂移位，就是每來一個(gè)移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動(dòng)一位。實(shí)現(xiàn)數(shù)據(jù)的串行/并行或并行/串行的轉(zhuǎn)換、數(shù)值運(yùn)算以及其他數(shù)據(jù)處理功能。,.,（1）基本移位寄存器,D觸發(fā)器構(gòu)成的4位移位寄存器,狀態(tài)表,.,1 工作原理,高位到低位,.,輸出,

8、輸入四個(gè)移位脈沖，1101由高位至低位依次從Q3端輸出。,串行輸出方式,.,移位寄存器波形圖,.,2 典型集成電路,8位集成移位寄存器74HC/HCT164,164引腳圖,.,功能,（2）多功能雙向移位寄存器,左移（數(shù)據(jù)從高位移向低位） 右移（數(shù)據(jù)從低位移向高位） 數(shù)據(jù)保持 并行輸入與輸出,.,多功能雙向移位寄存器的一種設(shè)計(jì)方案,S1、S0為控制信號(hào)， S1S0 =00，保持； S1S0=01，右移； S1S0=10，左移； S1S0=11，并行輸入。,1 工作原理,.,2 典型集成電路,4位雙向移位寄存器74HC/HCT194的內(nèi)部邏輯圖,4選1數(shù)據(jù)選擇器,.,4位雙向移位寄存器74HC/H

9、CT194功能表,74HC/HCT194邏輯圖,引腳圖,.,2片74HC/HCT194擴(kuò)展成8位多功能雙向移位寄存器,S1,S0,DI0,DI3,DI4,DI7,Q0,Q3,Q4,Q7,DSR,DSL,.,計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。,二、計(jì)數(shù)器,.,（1） 二進(jìn)制計(jì)數(shù)器,按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù)，它也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成 n位二進(jìn)制計(jì)數(shù)器，需用 n個(gè)具有計(jì)數(shù)功能的觸發(fā)器。,1. 異步二進(jìn)制計(jì)數(shù)器,異步計(jì)數(shù)器：計(jì)數(shù)脈沖CP不是同時(shí)加到各位觸發(fā)器。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低

10、位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后,后級(jí)觸發(fā)器才能翻轉(zhuǎn)。,.,二 進(jìn) 制 數(shù) Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (C),二進(jìn)制加法計(jì)數(shù)器狀態(tài)表,從狀態(tài)表可看出： 最低位觸發(fā)器來 一個(gè)脈沖就翻轉(zhuǎn) 一次，每個(gè)觸發(fā) 器由 1變?yōu)?0 時(shí)， 要產(chǎn)生進(jìn)位信號(hào), 這個(gè)進(jìn)位信號(hào)應(yīng) 使相鄰的高位觸 發(fā)器翻轉(zhuǎn)。,.,4位異步二進(jìn)制計(jì)數(shù)器邏輯圖,4位異步二進(jìn)制計(jì)數(shù)器時(shí)序圖,波紋計(jì)數(shù)器,TCPNtpd,典型集成電路：74HC/

11、HCT393,2分頻,4分頻,8分頻,16分頻,.,2. 同步二進(jìn)制計(jì)數(shù)器,異步二進(jìn)制加法計(jì)數(shù)器線路聯(lián)接簡(jiǎn)單。 各觸發(fā)器是逐級(jí)翻轉(zhuǎn)，因而工作速度較慢。,同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計(jì)數(shù)脈沖同步。,同步計(jì)數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工 作速度快。但接線較復(fù)雜。,.,二 進(jìn) 制 數(shù) Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (C),二進(jìn)制加法計(jì)數(shù)器狀態(tài)表,最低位觸發(fā)器F0每來一個(gè)脈沖就翻轉(zhuǎn)一次；,F1：當(dāng)Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次

12、；,F2：當(dāng)Q0=Q1= 1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。,.,用T觸發(fā)器來實(shí)現(xiàn)：,4位同步二進(jìn)制計(jì)數(shù)器邏輯圖,.,4位同步二進(jìn)制計(jì)數(shù)器時(shí)序圖,.,2選1數(shù)據(jù)選擇器,CR,.,74LVC161功能表,.,74LVC161時(shí)序圖,.,例6.5.1 試用74LVC161構(gòu)成模216的同步二進(jìn)制計(jì)數(shù)器。,.,（2）非二進(jìn)制計(jì)數(shù)器,1. 十進(jìn)制計(jì)數(shù)器 計(jì)數(shù)規(guī)律：“逢十進(jìn)一”。它是用四位二進(jìn)制數(shù)表示對(duì)應(yīng)的十進(jìn)制數(shù)，所以又稱為二-十進(jìn)制計(jì)數(shù)器。,雙4位異步十進(jìn)制計(jì)數(shù)器74HC/HCT390邏輯圖（1/2）,.,例6.5.2 將圖中電路按以下兩種方式連接。,.,兩種連接方式的狀態(tài)表,.,2. 用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器,解：九進(jìn)制計(jì)數(shù)器應(yīng)有9個(gè)狀態(tài)，而74 LVC 161在計(jì)數(shù)過程中有16個(gè)狀態(tài)。如果設(shè)法跳過多余的7個(gè)狀態(tài)，則可實(shí)現(xiàn)模9計(jì)數(shù)器。,例6.5.3 用74LVC161構(gòu)成九進(jìn)制加計(jì)數(shù)器。,(1) 反饋清零法,.,(2) 反饋置數(shù)法,.,例6.5.4 用74HCT390構(gòu)成二十四進(jìn)制加計(jì)數(shù)器。,反饋清零法,.,3. 環(huán)形計(jì)數(shù)器, 基本環(huán)形計(jì)數(shù)器,置初態(tài)Q3Q2Q1Q0=0001， 第一個(gè)CP:Q3Q2Q1Q0=0010， 第二個(gè)