計(jì)算機(jī)組成原理,主講：顏俊華存儲(chǔ)子系統(tǒng),存儲(chǔ)子系統(tǒng),主要知識(shí)點(diǎn)：掌握存儲(chǔ)器的分類、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)掌握存儲(chǔ)單元、存儲(chǔ)容量、地址線、數(shù)據(jù)線的關(guān)系3.掌握用半導(dǎo)體存儲(chǔ)芯片組成主存儲(chǔ)器的方法了解輔助存儲(chǔ)器的工作原理5.掌握ache和虛擬存儲(chǔ)器的工作原理,重點(diǎn)：半導(dǎo)體存儲(chǔ)器，存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)、各類存儲(chǔ)器的特點(diǎn)、主存儲(chǔ)器的組織方法（與CPU的連接方法），cache，虛擬存儲(chǔ)器,難點(diǎn)：主存儲(chǔ)器的組織方法，ache、虛擬存儲(chǔ)器的工作原理,存儲(chǔ)系統(tǒng)層次結(jié)構(gòu),三級(jí)存儲(chǔ)體系存儲(chǔ)系統(tǒng)：容量大、速度快、成本低,CPU,Cache,主存,外存,對(duì)某類存儲(chǔ)器而言，這些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一個(gè)存儲(chǔ)系統(tǒng)常采用幾種不同的存儲(chǔ)器，構(gòu)成多級(jí)存儲(chǔ)體系，滿足系統(tǒng)的要求。,主存儲(chǔ)器（內(nèi)存）輔助存儲(chǔ)器（外存）高速緩沖存儲(chǔ)器Cache,存儲(chǔ)系統(tǒng)層次結(jié)構(gòu),主要存放CPU當(dāng)前使用的程序和數(shù)據(jù)。,速度快,容量有限,存放大量的后備程序和數(shù)據(jù)。,速度較慢,容量大,存放CPU在當(dāng)前一小段時(shí)間內(nèi)多次使用的程序和數(shù)據(jù)。,速度很快,容量小,物理存儲(chǔ)器和虛擬存儲(chǔ)器主存-外存層次：增大容量CPU主存外存：為虛擬存儲(chǔ)器提供條件虛擬存儲(chǔ)器：將主存空間與部分外存空間組成邏輯地址空間用戶使用邏輯地址空間編程，操作系統(tǒng)進(jìn)行有關(guān)程序調(diào)度、存儲(chǔ)空間分配、地址轉(zhuǎn)換等工作,存儲(chǔ)系統(tǒng)層次結(jié)構(gòu),存儲(chǔ)器分類,按存儲(chǔ)機(jī)制分類半導(dǎo)體存儲(chǔ)器靜態(tài)存儲(chǔ)器：利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息動(dòng)態(tài)存儲(chǔ)器：依靠電容存儲(chǔ)電荷存儲(chǔ)信息磁表面存儲(chǔ)器：利用磁層上不同方向的磁化區(qū)域表示信息，容量大，非破壞性讀出，長(zhǎng)期保存信息，速度慢。光盤(pán)存儲(chǔ)器利用光斑的有無(wú)表示信息,存儲(chǔ)器分類,按存取方式分類隨機(jī)存取存儲(chǔ)器隨機(jī)存?。嚎砂吹刂吩L問(wèn)存儲(chǔ)器中的任一單元，訪問(wèn)時(shí)間與地址單元無(wú)關(guān),RAM:,MROM：,可讀可寫(xiě),ROM:,只讀不寫(xiě),PROM：,用戶不能編程,用戶可一次編程,EPROM：,用戶可多次編程,EEPROM：,用戶可多次編程,SRAM:,DRAM:,存儲(chǔ)器分類,順序存取存儲(chǔ)器（SAM）訪問(wèn)時(shí)按讀/寫(xiě)部件順序查找目標(biāo)地址，訪問(wèn)時(shí)間與數(shù)據(jù)位置有關(guān),等待操作,平均等待時(shí)間,讀/寫(xiě)操作,兩步操作,速度指標(biāo),（ms）,數(shù)據(jù)傳輸率,（字節(jié)/秒）,存取周期或讀/寫(xiě)周期,（ns）,速度指標(biāo)：,時(shí)鐘周期的若干倍,作主存、高速緩存。,存儲(chǔ)器分類,直接存取存儲(chǔ)器（DM）訪問(wèn)時(shí)讀/寫(xiě)部件先直接指向一個(gè)小區(qū)域，再在該區(qū)域內(nèi)順序查找。訪問(wèn)時(shí)間與數(shù)據(jù)位置有關(guān),三步操作,定位（尋道）操作,等待（旋轉(zhuǎn)）操作,讀/寫(xiě)操作,速度指標(biāo),平均定位（平均尋道）時(shí)間,平均等待（平均旋轉(zhuǎn)）時(shí)間,數(shù)據(jù)傳輸率,（位/秒）,存儲(chǔ)器分類,相聯(lián)存儲(chǔ)器：是一種特殊存儲(chǔ)器，是基于數(shù)據(jù)內(nèi)容進(jìn)行訪問(wèn)的存儲(chǔ)設(shè)備。寫(xiě)入數(shù)據(jù)時(shí)CAM能自動(dòng)選擇一個(gè)未用空單元進(jìn)行存儲(chǔ)。讀取數(shù)據(jù)時(shí)CAM用所給數(shù)據(jù)同時(shí)對(duì)所有存儲(chǔ)單元中的數(shù)據(jù)進(jìn)行比較標(biāo)記符合條件的數(shù)據(jù)。比較是同時(shí)進(jìn)行的，所以讀取速度比基于地址進(jìn)行讀寫(xiě)的速度快。,主存儲(chǔ)器分類,隨機(jī)存取存儲(chǔ)器RAM：可讀可寫(xiě)、斷電丟失只讀存儲(chǔ)器ROM：正常情況下只讀、斷電不丟失,隨機(jī)存取存儲(chǔ)器,RAM（radomaccessmemry，隨機(jī)存取存儲(chǔ)器）要求元件有如下記憶特性：有兩種穩(wěn)定狀態(tài)；在外部信號(hào)的激勵(lì)下，兩種穩(wěn)定狀態(tài)能進(jìn)行無(wú)限次相互轉(zhuǎn)換；在外部信號(hào)激勵(lì)下，能讀出兩種穩(wěn)定狀態(tài)；可靠地存儲(chǔ)。半導(dǎo)體RAM元件可以分為兩大類：SRAM：是利用開(kāi)關(guān)特性進(jìn)行記憶，只要電源有電，它總能保持兩個(gè)穩(wěn)定狀態(tài)中的一個(gè)狀態(tài)。DRAM：除要電源有電外，還必須動(dòng)態(tài)地每隔一定的時(shí)間間隔對(duì)它進(jìn)行一次刷新，否則信息就會(huì)丟失。,只讀存儲(chǔ)器,掩模型只讀存儲(chǔ)器MROM可編程只讀存儲(chǔ)器PROM可重編程只讀存儲(chǔ)器EPROM電擦除可編程只讀存儲(chǔ)器EEPROM閃速存儲(chǔ)器flash,1.掩模型只讀存儲(chǔ)器MROM以有無(wú)元器件表示0和1，MROM芯片出廠時(shí)，已經(jīng)寫(xiě)入信息，不能改寫(xiě)用于需要量大且不需要改寫(xiě)的場(chǎng)合,只讀存儲(chǔ)器,2.可編程只讀存儲(chǔ)器PROMPROM芯片出廠時(shí)，內(nèi)容為全1，用戶可用專用PROM寫(xiě)入器將信息寫(xiě)入，一旦寫(xiě)入不能改寫(xiě)（即只能寫(xiě)入一次）,所以又稱一次型可編程只讀存儲(chǔ)器。,熔絲型PROM,只讀存儲(chǔ)器,3.EPROM：可擦除可編程ROMUVEPROM（ultravioleterasableprogrammableROM）紫外線擦除（有一石英窗口，改寫(xiě)時(shí)要將其置于一定波長(zhǎng)的紫外線燈下，照射一定時(shí)間全部擦除，時(shí)間長(zhǎng)大約1025分鐘）EPROM存在兩個(gè)問(wèn)題:A.用紫外線燈的擦除時(shí)間長(zhǎng).B.只能整片擦除,不能改寫(xiě)個(gè)別單元或個(gè)別位,只讀存儲(chǔ)器,4.電可擦除只讀存儲(chǔ)器EEPROM（electronicallyEPROM)可在聯(lián)機(jī)情況下，通過(guò)專用寫(xiě)入器加高壓擦除可多次，支持?jǐn)?shù)據(jù)塊擦除5.閃速存儲(chǔ)器(FlashE2PROM)又稱快擦存儲(chǔ)器是在EEPROM基礎(chǔ)上發(fā)展起來(lái)的新型電可擦可編程的非易失性存儲(chǔ)器特點(diǎn)：高密度/非易失性/讀/在線改寫(xiě);兼有RAM和ROM的特點(diǎn),可代替軟盤(pán)和硬盤(pán)。擦寫(xiě)次數(shù)可達(dá)10萬(wàn)次以上。讀取時(shí)間小于10ns。,存儲(chǔ)器性能指標(biāo),存取時(shí)間TA（MemoryAccessTime）：是存儲(chǔ)器收到讀或?qū)懙牡刂返綇拇鎯?chǔ)器讀出（寫(xiě)入）信息所需的時(shí)間存取周期TM（MemoryCircleTime）：指連續(xù)啟動(dòng)二次獨(dú)立的存儲(chǔ)器操作（例連續(xù)2次讀）所需間隔的最小時(shí)間.一般TMTA,存儲(chǔ)器性能指標(biāo),存取寬度（W）:也稱存取總線寬度,一次訪問(wèn)可存取的數(shù)據(jù)位數(shù)或字節(jié)數(shù).存儲(chǔ)器帶寬:也叫數(shù)據(jù)傳輸率,每秒從存儲(chǔ)器讀取信息量,常用字節(jié)/秒表示。,帶寬BM:指每秒訪問(wèn)二進(jìn)制位的數(shù)目。BM=W/TM若TM=500ns,W=16位,BM=16/0.5=32Mbps則要提高BM:使TM使W增加存儲(chǔ)體,存儲(chǔ)器性能指標(biāo),容量：指計(jì)算機(jī)存儲(chǔ)信息的能力,即最大的二進(jìn)制信息量，以b或B表示信息的可靠保存性、非易失性、可更換性有源存儲(chǔ)器：例半導(dǎo)體存儲(chǔ)器靠電源才能存信息無(wú)源存儲(chǔ)器：磁盤(pán)、磁帶等輔存中的信息關(guān)電后不丟失非易失性：掉電時(shí)，信息不會(huì)丟失結(jié)論：評(píng)價(jià)存儲(chǔ)器的三個(gè)基本指標(biāo)：C(Capacity)+C(Cost)+A(AccessSpeed),主存儲(chǔ)器的組成,半導(dǎo)體存儲(chǔ)器結(jié)構(gòu),存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元片選和讀寫(xiě)控制邏輯選中存儲(chǔ)芯片，控制讀寫(xiě)操作,存儲(chǔ)體,每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)芯片存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量2MN存儲(chǔ)單元數(shù)存儲(chǔ)單元的位數(shù)M：芯片的地址線根數(shù)N：芯片的數(shù)據(jù)線根數(shù),存儲(chǔ)體,23,單元地址,00000001.XXXX,存儲(chǔ)單元,存儲(chǔ)元,存儲(chǔ)容量,存儲(chǔ)體,地址線：決定了存儲(chǔ)器的存儲(chǔ)容量數(shù)據(jù)線：一次訪問(wèn)存儲(chǔ)器所得到數(shù)據(jù)位數(shù),地址譯碼電路,1、譯碼器（decoder）：將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào),地址譯碼電路,25,譯碼輸出高電平有效,譯碼輸出低電平有效,1、譯碼器（decoder）：,地址譯碼電路,2-4譯碼器,Y0Y1Y2Y3,A1A0EN,引腳功能圖,1、譯碼器（decoder）：,地址譯碼結(jié)構(gòu),單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu),片選和讀寫(xiě)控制邏輯,片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫(xiě)WE*控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線,主存儲(chǔ)器組織,主存儲(chǔ)器組織涉及的問(wèn)題主要有：M的邏輯設(shè)計(jì)動(dòng)態(tài)M的刷新主存與CPU的連接主存的校驗(yàn),主存儲(chǔ)器組織,主存儲(chǔ)器設(shè)計(jì)的一般原則存儲(chǔ)器與CPU的連接：數(shù)據(jù)線、地址線、控制線的連接驅(qū)動(dòng)能力存儲(chǔ)芯片類型選擇存儲(chǔ)芯片與CPU的時(shí)序配合存儲(chǔ)器的地址分配和片選譯碼行選信號(hào)和列選信號(hào)的產(chǎn)生,主存儲(chǔ)器組織,存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫(xiě)控制線,位擴(kuò)展法數(shù)據(jù)線的連接字?jǐn)U展法地址線的連接字位同時(shí)擴(kuò)展法,主存儲(chǔ)器組織,一、位擴(kuò)展方式當(dāng)芯片的容量和主存容量相同，而位數(shù)不足時(shí)，就要對(duì)位數(shù)進(jìn)行擴(kuò)展，稱為位擴(kuò)展位擴(kuò)展法的要點(diǎn)：“位的并聯(lián)”：各芯片的數(shù)據(jù)線與CPU數(shù)據(jù)線的各對(duì)應(yīng)位拼接各芯片的片選線應(yīng)連在一起，合用一個(gè)片選信號(hào)。,33,例1：用8片8K*1的芯片組成一個(gè)8K*8的存儲(chǔ)器,位擴(kuò)展法組成的1K*16的存儲(chǔ)器,例2：用4片1K*4的2114芯片組成一個(gè)1K*16的存儲(chǔ)器。,主存儲(chǔ)器組織,2、字?jǐn)U展方式當(dāng)芯片字長(zhǎng)與主存相同，而容量不足時(shí)，就需要用幾片存儲(chǔ)器芯片組成組成容量較大的存儲(chǔ)器，稱為字?jǐn)U展。字?jǐn)U展法的要點(diǎn)：各芯片的數(shù)據(jù)線與CPU數(shù)據(jù)線的各對(duì)應(yīng)位串接在一起各芯片的片選線要分開(kāi)，分別與CPU地址總線的高位地址譯碼后的片選信號(hào)相連,例3：用Intel2114（1K*4）芯片，組成4K*4的存儲(chǔ)器。1、計(jì)算分析：2114的規(guī)格為1K*4，芯片地址線10條(A9A0)，數(shù)據(jù)線4條需4片2114，系統(tǒng)地址線12條(A11A10為片選線)，數(shù)據(jù)線4條,A11A10A9A8A7A6A5A4A3A2A1A000000011010001111000101111001111,000-3FF1K,400-7FF1K,800-BFF1K,C00-FFF1K,2、片選及地址分析：,字?jǐn)U展法組成的4K*4的存儲(chǔ)器,例4：用16K8位的芯片采用字?jǐn)U展法組成64K8位的存儲(chǔ)器連接圖。分析：要使用4塊芯片4塊芯片的數(shù)據(jù)端與數(shù)據(jù)總線D0D7相連;地址總線低位地址A0A13與各芯片的14位地址端相連;兩位高位地址A14，A15經(jīng)譯碼器和4個(gè)片選端相連,字?jǐn)U展法組成64K8存儲(chǔ)空間,主存儲(chǔ)器組織,主存儲(chǔ)器邏輯設(shè)計(jì)需解決：芯片的選用地址分配與片選邏輯信號(hào)線的連接例5：用2114（1K4）SRAM芯片組成容量為4K8的存儲(chǔ)器。地址總線A15A0,雙向數(shù)據(jù)總線D7D0,讀/寫(xiě)信號(hào)線R/W。給出芯片地址分配和片選邏輯，并畫(huà)出M框圖,主存儲(chǔ)器組織,計(jì)算芯片數(shù)先擴(kuò)展位數(shù)再擴(kuò)展單元數(shù)先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù),2片1K4,1K8,4組1K8,4K8,8片,4片1K4,4K4,2組4K4,4K8,8片,主存儲(chǔ)器組織,地址分配與片選邏輯,存儲(chǔ)器尋址邏輯,芯片內(nèi)的尋址系統(tǒng)(二級(jí)譯碼),芯片外的地址分配與片選邏輯,為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單元,由哪幾位地址形成芯片選擇邏輯，以便尋找芯片,存儲(chǔ)空間分配：,4KB存儲(chǔ)器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。,需12位地址尋址：,4KB,A15A12A11A10A9A0,A11A0,0000,任意值,0011,0111,1011,0100,1000,1100,1111,片選,芯片地址,低位地址分配給芯片，高位地址形成片選邏輯。,芯片芯片地址片選信號(hào)片選邏輯,1K,1K,1K,1K,A9A0,A9A0,A9A0,A9A0,CS0,CS1,CS2,CS3,A11A10,A11A10,A11A10,A11A10,連接方式,（1）擴(kuò)展位數(shù),4,4,10,4,A9A0,（2）擴(kuò)展單元數(shù),（3）連接控制線,形成片選邏輯電路,已知RAM芯片和地址譯碼器的引腳如圖所示，試回答如下問(wèn)題：（1）若要求構(gòu)成一個(gè)8K8的RAM存儲(chǔ)器，需幾片這樣的芯片？設(shè)RAM存儲(chǔ)器占用起始地址為E1000H的連續(xù)地址空間，若采用全地址譯碼方式譯碼，試畫(huà)出存儲(chǔ)器系統(tǒng)與CPU電路連接圖。（2）試寫(xiě)出每塊RAM芯片的地址空間。,主存儲(chǔ)器組織,主存儲(chǔ)器組織,作業(yè)：設(shè)計(jì)一半導(dǎo)體存儲(chǔ)器，其中ROM區(qū)4KB，選用ROM芯片（4K4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和1K4位/片）。地址總線A15A0，雙向數(shù)據(jù)總線D7D0，讀/寫(xiě)線R/W。要求：給出芯片地址分配和片選邏輯式畫(huà)出該M邏輯框圖（各芯片信號(hào)線的連接以及片選邏輯電路，片選信號(hào)低電平有效）,作業(yè)：用8K*8位的ROM芯片和8K*4的RAM芯片組成存儲(chǔ)器，按字節(jié)編址，期中RAM的地址為2000H7FFFH，ROM的地址為C000HFFFFH。要求：計(jì)算各自需要多少個(gè)芯片？畫(huà)出該存儲(chǔ)器設(shè)計(jì)框圖以及與CPU的連接。（用譯碼器進(jìn)行片選譯碼）計(jì)算每個(gè)芯片的地址范圍。,主存儲(chǔ)器組織,主存儲(chǔ)器組織,動(dòng)態(tài)M的刷新刷新定義和原因定義：定期向電容補(bǔ)充電荷原因：動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。注意刷新和重寫(xiě)的區(qū)別,主存儲(chǔ)器組織,動(dòng)態(tài)M的刷新最大刷新間隔：在此期間，必須對(duì)所有動(dòng)態(tài)單元刷新一遍刷新方法各動(dòng)態(tài)芯片可同時(shí)刷新，片內(nèi)按行刷新刷新一行所用的時(shí)間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定,主存儲(chǔ)器組織,對(duì)主存的訪問(wèn),由CPU提供行、列地址，隨機(jī)訪問(wèn)。,CPU訪存：,動(dòng)態(tài)芯片刷新：,由刷新地址計(jì)數(shù)器提供行地址，定時(shí)刷新。,主存儲(chǔ)器組織,刷新周期的安排方式（刷新方式）集中刷新分散刷新,2ms內(nèi)集中安排所有刷新周期。,死區(qū),用在實(shí)時(shí)要求不高的場(chǎng)合。,2ms,50ns,各刷新周期分散安排在存取周期中。,100ns,用在低速系統(tǒng)中。,主存儲(chǔ)器組織,異步刷新,2ms,例.,各刷新周期分散安排在2ms內(nèi)。,用在大多數(shù)計(jì)算機(jī)中。,每隔一段時(shí)間刷新一行。,128行,15.6微秒,每隔15.6微秒提一次刷新請(qǐng)求，刷新一行；2毫秒內(nèi)刷新完所有行。,15.6微秒,15.6微秒,15.6微秒,刷新請(qǐng)求,刷新請(qǐng)求,（DMA請(qǐng)求）,（DMA請(qǐng)求）,主存儲(chǔ)器校驗(yàn),碼距的概念碼距定義：一種編碼體制中，各組合法代碼間的不同位數(shù)稱距離，其最小距離為該編碼的碼距。碼距作用：衡量一種編碼查錯(cuò)與糾錯(cuò)的能力。查錯(cuò)與糾錯(cuò)的基本出發(fā)點(diǎn)約定某種規(guī)律，作為檢測(cè)依據(jù)增大碼距，從信息量