畢業(yè)設(shè)計（論文）基于VHDL的等精度頻率計設(shè)計與實現(xiàn)DESIGNANDREALIZATIONOFTHEACCURATECYMOMETERBASEDONVHDL長春工程學(xué)院張興宇電氣與信息學(xué)院電子信息工程0443倪虹霞副教授2008年6月20日學(xué)生姓名所在院系所學(xué)專業(yè)所在班級指導(dǎo)教師教師職稱完成時間摘要基于傳統(tǒng)測頻原理的頻率計的測量精度將隨被測信號頻率的下降而降低，在實用中有較大的局限性，本設(shè)計采用單片機(jī)AT89C51作為主要的控制單元，用來完成電路的信號測試控制、數(shù)據(jù)運(yùn)算處理、鍵盤掃描和控制數(shù)碼管顯示等功能，待測信號經(jīng)過LM358放大后又經(jīng)過74HC14形成系統(tǒng)需要的矩形波，然后送入復(fù)雜可編程邏輯器件（CPLD），最后由可編程邏輯器件CPLD進(jìn)行各種時序控制及計數(shù)測頻功能，并用8位8段LED進(jìn)行顯示。關(guān)鍵詞單片機(jī)可編程邏輯器件頻率計ABSTRACTBASEDONTHETRADITIONALPRINCIPLEOFMEASURINGTHEFREQUENCYOFTHEFREQUENCYOFMEASUREMENTACCURACYWILLBETESTEDWITHTHEFREQUENCYANDREDUCETHEDECLINEINTHEMOREPRACTICALLIMITATIONSSCMAT89C51USETHISDESIGNASTHEMAINCONTROLUNIT,THESIGNALSUSEDTOCOMPLETETHECIRCUITTESTCONTROL,DATAPROCESSING,KEYBOARDSCANNINGANDDIGITALCONTROLOFTHESHOW,ANDOTHERFUNCTIONS,UNDERTESTSIGNALLM358LARGERTHENAFTERA74HC14SYSTEMNEEDSRECTANGULARWAVES,ANDTHENINTOTHECOMPLEXPROGRAMMABLELOGICDEVICESCPLD,PROGRAMMABLELOGICDEVICESBYTHEENDCPLDVARIOUSCONTROLANDTIMINGCOUNTFREQUENCYMEASUREMENTFUNCTIONS,ANDWITHEIGHT8OFTHELEDDISPLAYKEYWORDSSCMCCPLDCYMOMETER目錄1引言111課題分析112等精度頻率計在國內(nèi)外發(fā)展概況113MAXPLUSII簡介及VHDL語言簡介214課題要求42等精度頻率計的方案選擇及原理分析521等精度頻率計測頻原理522系統(tǒng)原理框圖623周期測量624脈沖寬度測量725周期脈沖信號占空比的測量73等精度頻率計硬件設(shè)計831鍵盤控制模塊832顯示模塊833主控模塊934信號輸入放大和整形模塊1135音頻輸出電路1236CPLD功能模塊描述134等精度頻率計軟件設(shè)計方案1441VHDL語言1442VHDL軟件設(shè)計方案1543所需VHDL文件及波形仿真結(jié)果1544單片機(jī)的匯編語言編程175電路系統(tǒng)調(diào)試216結(jié)論22致謝24附錄一元器件清單25附錄二程序清單26附錄三原理圖361引言11課題分析在現(xiàn)代電子系統(tǒng)中,數(shù)字系統(tǒng)所占的比例越來越大。系統(tǒng)發(fā)展的趨勢是數(shù)字化和集成化,CPLD作為可編程ASIC專用集成電路器件,它將在數(shù)字邏輯系統(tǒng)中發(fā)揮越來越重要的作用。而數(shù)字頻率計是計算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。數(shù)字頻率計是數(shù)字電路中的一個典型應(yīng)用,實際的硬件設(shè)計用到的器件較多,連線比較復(fù)雜,而且會產(chǎn)生較大的延時,造成測量誤差、可靠性差。隨著可編程邏輯器件CPLD的廣泛應(yīng)用,以EDA工具為開發(fā)平臺,利用VHDLVERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE,超高速集成電路硬件描述語言工業(yè)標(biāo)準(zhǔn)硬件描述語言,采用自頂向下TOPTODOWN和基于庫LIBRARYBASED的設(shè)計,設(shè)計者不但可以不必了解硬件結(jié)構(gòu)設(shè)計,而且將使系統(tǒng)大大簡化,提高整體的性能和可靠性。本課題正是利用EDA技術(shù)，基于單片機(jī)和CPLD設(shè)計實現(xiàn)頻率計，這使設(shè)計過程大大簡化，縮短了開發(fā)周期，減小了電路系統(tǒng)的體積，同時也有利于保證頻率計較高的精度和較好的可靠性,本設(shè)計具有結(jié)構(gòu)簡單,成本低廉，開發(fā)周期短的特點。12等精度頻率計在國內(nèi)外發(fā)展概況目前發(fā)達(dá)國家在電子產(chǎn)品開發(fā)中EDA工具的利用率已達(dá)50，而大部分的ASIC和CPLD已采用HDLHARDWAREDESCRIPTIONLANGUAGE硬件描述語言設(shè)計。傳統(tǒng)的頻率計通過普通的硬件電路組合來實現(xiàn)，其開發(fā)過程、調(diào)試過程繁鎖，并且由于其體積大以及電子器件之間的互相干擾，影響了頻率計的精度，在實際應(yīng)用中局限性很大，已不適應(yīng)電子設(shè)計的發(fā)展要求。CPLDCOMPLEXPROGRAMMABLELOGICDEVICE,復(fù)雜可編程邏輯器件是可編程邏輯器件,它是在PAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL相比,CPLD的規(guī)模比較大,適合于時序、組合等邏輯電路的應(yīng)用。它具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及實時在檢驗等優(yōu)點,因此,可廣泛應(yīng)用于產(chǎn)品的原理設(shè)計和產(chǎn)品生產(chǎn)之中。隨著EDA（電子設(shè)計自動化）技術(shù)和微電子技術(shù)的進(jìn)步，CPLD的時鐘延遲可達(dá)到NS級，結(jié)合其并行工作方式，在超高速、實時測控方而有非常廣闊的應(yīng)用前景并且CPLD具有高集成度,高可靠性，幾乎可將整個設(shè)計系統(tǒng)下載于同一芯片中實現(xiàn)所謂片上系統(tǒng)，從而大大縮小其體積,具有可編程型和實現(xiàn)方案容易改動的特點。CPLD的邏輯功能模塊包括32位計數(shù)器，數(shù)據(jù)選擇器和D觸發(fā)器等邏輯塊，各邏輯模塊用硬件描述語言VHDL來描述其功能。然后通過EDA開發(fā)平臺對設(shè)計文件自動地完成邏輯編譯、邏輯化簡、綜合及優(yōu)化、邏輯布局布線、邏輯仿真。最后對CPLD芯片進(jìn)行編程,以實現(xiàn)系統(tǒng)的設(shè)計要求。所謂頻率，就是周期性信號在單位時間1S內(nèi)變化的次數(shù)。若在一定時間間隔T內(nèi)測得這個周期性信號的重復(fù)變化次數(shù)為N，則其頻率可表示為。TNF/1、直接測頻法即在一定閘門時間內(nèi)測量被測信號的脈沖個數(shù)。此方法在低頻段的相對測量誤差較大。2、間接測量法例如周期測頻法先測出信號的周期，再將其轉(zhuǎn)換成頻率。這種方法僅適用于低頻信號的測量。3、等精度測頻法測量一定閘門時間內(nèi)標(biāo)準(zhǔn)信號與被測信號的脈沖個數(shù)，分別記為NB、NX，則被測信號頻率為。XXNBF/13MAXPLUSII簡介及VHDL語言簡介MAXPLUSII是ALTERA公司推出的的第三代PLD開發(fā)系統(tǒng)ALTERA第四代PLD開發(fā)系統(tǒng)被稱為QUARTUSII，主要用于設(shè)計新器件和大規(guī)模CPLD/FPGA使用MAXPLUSII的設(shè)計者不需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。設(shè)計者可以用自己熟悉的設(shè)計工具（如原理圖輸入或硬件描述語言）建立設(shè)計，MAXPLUSII把這些設(shè)計轉(zhuǎn)自動換成最終所需的格式。其設(shè)計速度非常快。對于一般幾千門的電路設(shè)計，使用MAXPLUSII，從設(shè)計輸入到器件編程完畢，用戶拿到設(shè)計好的邏輯電路，大約只需幾小時。設(shè)計處理一般在數(shù)分鐘內(nèi)內(nèi)完成。特別是在原理圖輸入等方面，MAXPLUSII被公認(rèn)為是最易使用，人機(jī)界面最友善的PLD開發(fā)軟件，特別適合初學(xué)者使用。VHDL（VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE,超高速集成電路硬件描述語言）誕生于1982年，是由美國國防部開發(fā)的一種快速設(shè)計電路的工具，目前已經(jīng)成為IEEE（THEINSTITUTEOFELECTRICALANDELECTRONICSENGINEERS）的一種工業(yè)標(biāo)準(zhǔn)硬件描述語言。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（TOPTODOWN）和基于庫（LIBRARYBASED）的設(shè)計的特點，因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級用VHDL對電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯，然后在系統(tǒng)一級進(jìn)行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實現(xiàn)可編程的專用集成電路（ASIC）的設(shè)計。17VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分,及端口和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。應(yīng)用VHDL進(jìn)行工程設(shè)計的優(yōu)點是多方面的。1與其他的硬件描述語言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。2VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬。3VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。4對于用VHDL完成的一個確定的設(shè)計，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動的把VHDL描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。5VHDL對設(shè)計的描述具有相對獨(dú)立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計。本設(shè)計的指導(dǎo)思想本設(shè)計采用等精度測頻原理,采用自上向下的設(shè)計方法，用AT89C51單片機(jī)作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運(yùn)算處理、控制數(shù)碼管的顯示輸出。一塊復(fù)雜可編程邏輯器件CPLDCOMPLEXPROGRAMMABLELOGICDEVICE芯片EPM7128SLC8415完成各種時序邏輯控制、計數(shù)功能。在MAXPLUS平臺上，用VHDL語言編程完成了CPLD的軟件設(shè)計、編譯、調(diào)試、仿真和下載。在AT89C51單片機(jī)控制下，當(dāng)打開閘門信號時，被測信號經(jīng)過放大、整形后與系統(tǒng)提供的50MHZ基準(zhǔn)時鐘信號同時送入CPLD的兩個輸入端計數(shù)，當(dāng)閘門信號關(guān)閉時，CPLD內(nèi)的兩套32位計數(shù)器同時停止計數(shù)，單片機(jī)將計數(shù)器的計數(shù)值分為四次讀入其內(nèi)存進(jìn)行運(yùn)算處理，并將結(jié)果輸出顯示。用戶可以根據(jù)需要選擇想要的時鐘頻率。814課題要求等精度頻率計最重要的功能是根據(jù)基準(zhǔn)時鐘信號實現(xiàn)對被測信號的頻率進(jìn)行檢測，不但具有較高的測頻精度，不隨所測信號的變化而變化，而且在整個測頻區(qū)域能保持恒定的測頻精度。具體要求如下（1）本設(shè)計對頻率的測量實現(xiàn)等精度測量,測頻范圍01HZ到100MHZ之間，測頻精度測頻全域相對誤差恒為百萬分之一。（2）周期測量精度和頻率測量精度相同。（3）脈寬測試功能測試范圍01S1S，測試精度001S。（4）占空比測試功能測試精度199。2等精度頻率計的方案選擇及原理分析基于傳統(tǒng)測頻原理的頻率計的測量精度將隨被測信號頻率的變化而變化。傳統(tǒng)的直接測頻法其測量精度將隨被測信號頻率的降低而降低。測周法的測量精度將隨被測信號頻率的升高而降低，在實用中有較大的局限性，而等精度頻率計不但具有較高的測量精度，而且在整個頻率區(qū)域能保持恒定的測試精度。21等精度頻率計測頻原理一般情況下，頻率測量可按照以下三種方法來進(jìn)行方法一完全按定義式進(jìn)行測量。被測信號X經(jīng)放大整形以形成時標(biāo)BX，晶TNF/振經(jīng)分頻形成時基TR。然后用時基TR開閘門，累計時標(biāo)BX的個數(shù)，則由公式可得FX1/BXN/TR。此方案為傳統(tǒng)的測頻方案，其測量精度將隨被測信號頻率的下降而降低。方法二對被測信號的周期進(jìn)行測量，并利用（頻率周期）得出頻率。TF/1測周期時，晶振R經(jīng)分頻形成時標(biāo)BX，被測信號經(jīng)放大整形形成時基控制閘門。然后測R量閘門輸出的計數(shù)脈沖，則。但該方法在被測信號的周期較短時，其TBXN/NBX精度將大大下降。方法三等精度測頻，即按定義式進(jìn)行測量，圖L是等精度測頻法的原理框圖。F/圖中，被測信號X經(jīng)放大整形后可形成時標(biāo)BX，而將時標(biāo)BX經(jīng)編程處理后可形成時基TR。用時基TR開閘門并累計時標(biāo)BX的個數(shù)，則由公式可得。此方案的閘門時間隨TNBXX/1被測信號的頻率變化而變化，但測量精度將不會隨著被測信號頻率的下降而降低。放大整形閘門計數(shù)顯示微處理器閘門時間計算圖21等精度測頻方案方框圖綜上所述，選用第三種等精度測頻方案最好。用AT89C51單片機(jī)作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運(yùn)算處理、控制數(shù)碼管的顯示輸出。一塊復(fù)雜可編程邏輯器件CPLDCOMPLEXPROGRAMMABLELOGICDEVICE芯片EPM7128SLC8415完成各種時序邏輯控制、計數(shù)功能。在MAXPLUS平臺上，用VHDL語言編程完成了CPLD的軟件設(shè)計、編譯、調(diào)試、仿真和下載。在AT89C51單片機(jī)控制下，當(dāng)打開閘門信號時，被測信號經(jīng)過放大、整形后與系統(tǒng)提供的50MHZ基準(zhǔn)時鐘信號送入CPLD的輸入端計數(shù)，當(dāng)閘門信號關(guān)閉時，CPLD內(nèi)的計數(shù)器同時停止計數(shù)，單片機(jī)將計數(shù)器的計數(shù)值讀入其內(nèi)存進(jìn)行運(yùn)算處理，并將結(jié)果輸出顯示。22系統(tǒng)原理框圖系統(tǒng)組成原理框圖如圖22所示。由一片CPLD完成各種測試功能，對標(biāo)準(zhǔn)頻率和被測信號頻率進(jìn)行計數(shù)。單片機(jī)對整個測試系統(tǒng)進(jìn)行控制，包括對鍵盤信號的讀入與處理，對CPLD測量過程的控制，測量結(jié)果數(shù)據(jù)處理；最后將測量結(jié)果送LED顯示輸出。被測信號整形電路主要對被測信號進(jìn)行限幅、放大，在整形后送入CPLD，用50MHZ的有源晶振作為CPLD的測試標(biāo)準(zhǔn)頻率。電源部分采用直流5V電壓供整個系統(tǒng)使用，單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時鐘電路。圖22系統(tǒng)原理框圖23周期測量（1）直接周期測量法用被測信號經(jīng)放大整形后形成的方波信號直接控制計數(shù)門控電路，使主門開放時間等于信號周期TX，時標(biāo)為TS的脈沖在主門開放時間進(jìn)入計數(shù)器。設(shè)T為被測周期，TS為時標(biāo)，在TX期間計數(shù)值為N，可以根據(jù)以下公式來算得被測信號周期。經(jīng)誤差分析表明，被測信號頻率越高，測量誤差越大。SXN（2）等精度周期測量方法本方法在測量電路和測量精度上與等精度頻率測量完全相同，只是計算公式不同，用周期T代換等精度頻率測量公式中的頻率倒數(shù)即可。計算公式為。式中TX為被測信號周期的測量值，NS，NX分別與（1）中的NS，NXXSXNT/含義相同。從降低電路的復(fù)雜度及提高精度上考慮，顯然方法（2）遠(yuǎn)好于方法（1），方法（2）的測量電路完全可以使用等精度頻率測量電路。24脈沖寬度測量在進(jìn)行脈沖寬度的測量時，首先經(jīng)信號處理電路進(jìn)行處理，然后送入測量計數(shù)器進(jìn)行測量。測量電路在檢測到脈沖的上升沿是打開計數(shù)器，在下降沿時關(guān)掉計數(shù)器。由下式TWXNX/FS。由公式可知計數(shù)值即為測得的脈沖寬度。25周期脈沖信號占空比的測量測一個脈沖信號的脈寬，記其值為TWX1，信號反相后，再測一次脈寬并記錄其值TWX2，通過以下公式計算占空比10/21WXWXT在預(yù)置門時間和常規(guī)測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度在整個測量范圍內(nèi)保持恒定不變，而常規(guī)的直接測頻法（在低頻時用測周法，高頻時用測頻法），測量精度會隨著被測信號頻率的下降而下降。預(yù)置門的概念與傳統(tǒng)的閘門的概念是不同的。預(yù)置門是指同時啟動或停止標(biāo)準(zhǔn)頻率信號計數(shù)器和被測信號計數(shù)器的門控信號。預(yù)置門的概念用于等精度頻率周期測量中，并稱預(yù)置門的時間寬度為預(yù)置門時間。3等精度頻率計硬件設(shè)計31鍵盤控制模塊按鍵接口電路,因為按鍵數(shù)量較少,所以采用獨(dú)立式按鍵結(jié)構(gòu)。每個按鍵各接一根輸入線，從而使一根線上按鍵的工作狀態(tài)不會影響其它線上的工作狀態(tài)。八個按鍵分別為測頻、測周期、測占空比、測脈寬、自校五個功能鍵和01秒、1秒、10秒三個時間按鍵。10K的電阻接低電平，當(dāng)掃描到某一位為高電平時表示有按鍵按下。鍵盤控制電路如圖31所示。EA/VP3XTL928RS7D6WIN045OGCYMKP圖31鍵盤控制模塊原理圖32顯示模塊8位8段LED采用共陽極接法，顯示方式為靜態(tài)顯示，靜態(tài)顯示方式顯示亮度較高，而且顯示狀態(tài)穩(wěn)定。根據(jù)實際亮度需求每段LED接5K的限流電阻。AT89C51的P30口接數(shù)據(jù)輸出線，數(shù)據(jù)經(jīng)過8片串入并出74HC595以串行方式送入LED（數(shù)據(jù)最右端串行移入），每片74HC595驅(qū)動一只LED。P31為串行移位時鐘線。P32為數(shù)據(jù)封鎖線。測試結(jié)果輸出顯示模塊如圖32所示。EA/VP31XTL928RS7D6WIN045OGCYMFGEDCBALKQH圖32顯示模塊原理圖33主控模塊331AT89C51單片機(jī)簡介AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲器（FPEROMFLASHPROGRAMMABLEANDERASABLEREADONLYMEMORY）的低電壓，高性能CMOS8位微處理器，俗稱單片機(jī)。AT89C2051是一種帶2K字節(jié)閃爍可編程可擦除只讀存儲器的單片機(jī)。單片機(jī)的可擦除只讀存儲器可以反復(fù)擦除100次。該器件采用ATMEL高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89C51是一種高效微控制器，AT89C2051是它的一種精簡版本。AT89C51單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。1AT89C51是一款采用ATMEL高密度非易失存儲器制造技術(shù)制造的，與工業(yè)標(biāo)準(zhǔn)的MCS51指令集和輸出管腳相兼容的單片機(jī)，其主要性能特點如下所述（1）片內(nèi)集成4KB可編程閃爍存儲器，可進(jìn)行1000次以上寫/擦循環(huán)操作，數(shù)據(jù)保留時間可長達(dá)10年,支持三級程序存儲器鎖定。（2）豐富強(qiáng)大的外部接口性能32可編程I/O線，可編程串行通道，片內(nèi)振蕩器和時鐘電路。332EPM7128簡介EPM7128是可編程的大規(guī)模邏輯器件，為ALTERA公司的生產(chǎn)的建立在多陣列結(jié)構(gòu)基礎(chǔ)上的高性能可編程邏輯器件MAX7000系列產(chǎn)品，其內(nèi)部具有符合IEEE11491標(biāo)準(zhǔn)的JTAG接口用于在線下載和修改程序，具有阻抗高，電可擦等特點，可用門單元為2500個，128個宏單元，8個邏輯陣列塊，管腳間最大遲延為5NS，工作電壓為5V。EPM7128SLC84具有68個用戶可使用I/O接口。CPLD具有高集成度,高可靠性，幾乎可將整個設(shè)計系統(tǒng)下載在同一塊芯片中。實現(xiàn)所謂片上系統(tǒng)，從而大大縮小設(shè)計產(chǎn)品的體積,具有可編程和實現(xiàn)方案容易改動的特點。CPLD的邏輯功能模塊包括32位計數(shù)器，數(shù)據(jù)選擇器和D觸發(fā)器等邏輯模塊，各邏輯模塊用硬件描述語言VHDL來描述其功能。7333等精度頻率計系統(tǒng)原理該模塊主要完成單片機(jī)對CPLD的控制。單片機(jī)P2口的8根口線為控制信號線，具體控制功能如下P20（END）脈寬計數(shù)結(jié)束狀態(tài)信號，END1計數(shù)結(jié)束。P21（TF）TF0時等精度測頻，TF1時測脈寬。P22（CHOISE）自較/測頻選擇，CHOISE1測頻，CHOISE0自較。P23（START）當(dāng)TF0時，作為預(yù)置門閘，門寬由鍵盤輸入值決定，START1時預(yù)置門打開，START0時關(guān)門；當(dāng)TF1時，START有第二功能，此時，當(dāng)START0時測負(fù)脈寬，當(dāng)START1時測正脈寬，利用此功能可分別獲得脈寬和站空比數(shù)據(jù)。P24（CLR/TRIG）當(dāng)TF0時系統(tǒng)全清零功能，當(dāng)TF1時CLR/TRIG的上升沿將啟動COUNT2，進(jìn)行脈寬計數(shù)。P25（EEND）等精度測頻計數(shù)結(jié)束狀態(tài)信號，EEND0時計數(shù)結(jié)束。P26（ADRA）；P27（ADRB）計數(shù)值讀出選通控制。若令A(yù)DADRA，ADRB，則當(dāng)AD00，01，10，11時可從P0口和P2口由低8位至高8位分別讀出兩組4個8位計數(shù)值。等精度頻率計系統(tǒng)原理圖如圖33所示。EA/VP31XTL92RS7D6WIN05OGCYMUKN圖33等精度頻率計系統(tǒng)原理圖34信號輸入放大和整形模塊輸入待測信號經(jīng)過LM358放大后又經(jīng)過74HC14形成系統(tǒng)需要的矩形波，然后送入復(fù)雜可編程邏輯器件（CPLD）。該部分電路的功能主要是完成對弱信號的放大和強(qiáng)信號的限幅處理,并將各種形式的被測模擬信號整形為適合單片機(jī)處理的數(shù)字脈沖信號。信號輸入整形模塊原理圖如圖34所示。12348765AOUINGDVCBLMSC90TYRP/KNESFJWH圖34信號輸入整形模塊原理圖35音頻輸出電路在測量按鍵時有語音，告訴我們正在操作，運(yùn)行中。Q圖35音頻電路圖36CPLD功能模塊描述CPLD功能模塊的內(nèi)部結(jié)構(gòu)包括三個實體CONTRL和COUNT。CONTRL內(nèi)部主要是一個受待測頻率同步的D觸發(fā)器在門控信號FTEST為高電平時，將標(biāo)準(zhǔn)頻率FS輸出到CLKFS端，F(xiàn)TEST為低電平時，CLKFS為0，測量原理波形圖如圖36所示。圖36測量原理波形圖4等精度頻率計軟件設(shè)計方案41VHDL語言411VHDL語言優(yōu)點傳統(tǒng)的硬件電路設(shè)計方法是采用自下而上的設(shè)計思想，即依據(jù)系統(tǒng)對硬件的要求，詳細(xì)編制技術(shù)規(guī)格書，并畫出系統(tǒng)控制流程圖；然后根據(jù)技術(shù)規(guī)格書和系統(tǒng)控制流程圖，對系統(tǒng)的功能進(jìn)行細(xì)化，合理地劃分功能模塊，并畫出系統(tǒng)的功能框圖；接著就著手進(jìn)行各功能模塊的細(xì)化和電路設(shè)計；各功能模塊電路的設(shè)計、調(diào)試完成后，將各功能模塊的硬件電路連接起來再進(jìn)行系統(tǒng)的總體調(diào)試，最后完成整個系統(tǒng)的硬件設(shè)計。采用傳統(tǒng)方法設(shè)計數(shù)字系統(tǒng)，特別是當(dāng)電路系統(tǒng)非常復(fù)雜時，設(shè)計者必須具備較豐富的設(shè)計經(jīng)驗，而且繁雜多樣的原理圖的閱讀和修改也給設(shè)計者帶來了諸多的煩惱。為了提高開發(fā)的效率，增加已有開發(fā)成果的可繼承性以及縮短開發(fā)周期，各ASIC研制和生產(chǎn)廠家都相繼開發(fā)了具有自己特色的電路硬件描述語言（HARDWAREDESCRIPTIONLANGUAGE，簡稱HDL）。但這些硬件描述語言有很大的差異，各自只能在自己的特定設(shè)計環(huán)境中使用，這給設(shè)計者之間的相互交流帶來了很大的困難。因此，開發(fā)一種強(qiáng)大的、標(biāo)準(zhǔn)化的硬件描述語言作為可互相交流的設(shè)計環(huán)境，已經(jīng)勢在必行。于是，美國于1981年提出了一種新的、標(biāo)準(zhǔn)化的HDL，稱之為VHSIC（VERYHIGHSPEEDINTEGRATEDCIRCUIT）HARDWAREDESCRIPTIONLANGUAGE，簡稱VHDL。這是一種用形式化方法來描述數(shù)字電路和設(shè)計數(shù)字邏輯系統(tǒng)的語言。設(shè)計者可以運(yùn)用這種語言來描述自己的設(shè)計思想，然后利用電子設(shè)計自動化工具進(jìn)行編譯，仿真，再自動綜合到門級電路，最后用PLD實現(xiàn)其功能。綜合起來講，VHDL語言具有如下優(yōu)點覆蓋范圍廣泛，描述能力極強(qiáng)，是一個多層次的硬件描述語言。在VHDL語言中，設(shè)計的原始描述可以非常簡練，經(jīng)過層層加強(qiáng)后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。具有良好的可讀性，即容易被計算機(jī)讀取，也容易被讀者理解。使用期長，不會因工藝變化而使描述過時。因為VHDL的硬件描述與工藝無關(guān)，當(dāng)工藝改變時，只需要修改相應(yīng)程序中的屬性參數(shù)就可以了。支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用。一個大規(guī)模的設(shè)計不可能由一個人獨(dú)立完成，必須由幾個人共同承擔(dān)，VHDL為設(shè)計的分解和設(shè)計的再利用提供了有力的支持。412采用VHDL語言設(shè)計系統(tǒng)的特點當(dāng)電路系統(tǒng)采用VHDL語言設(shè)計其硬件時，與傳統(tǒng)的電路設(shè)計方法相比較，具有如下的特點1采用自上而下的設(shè)計思想。即能夠從系統(tǒng)總體要求出發(fā)，自上而下地逐步將設(shè)計的內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計。2系統(tǒng)可大量采用PLD芯片。由于目前很多制造PLD芯片的廠家，他們開發(fā)的工具軟件均支持VHDL語言的編程。所以利用VHDL語言設(shè)計數(shù)字系統(tǒng)時，可以從硬件電路的設(shè)計的需要出發(fā)，自行利用PLD設(shè)計自用的ASIC芯片，而無須受通用元器件的限制。3）采用系統(tǒng)早期仿真。從而可以在系統(tǒng)設(shè)計的早期發(fā)現(xiàn)設(shè)計中存在的具體問題，大大縮短系統(tǒng)設(shè)計的所需要的時間，節(jié)約大量的人力和物力，財力。4）降低了硬件電路設(shè)計難度。在傳統(tǒng)的設(shè)計方法中，往往要求設(shè)計者在設(shè)計電路之前，首先寫出該電路的邏輯表達(dá)式或真值表（或時序電路的狀態(tài)表）。這一工作是相當(dāng)困難和繁雜的，特別是當(dāng)系統(tǒng)比較復(fù)雜時更是如此。而利用VHDL語言設(shè)計硬件電路時，就可以使設(shè)計者免除編寫邏輯表達(dá)式或真值表之煩惱，從而大大降低了設(shè)計的難度，也在很大程度上縮短了設(shè)計的周期。42VHDL軟件設(shè)計方案VHDLVHSICHARDWAREDESCRIPTIONLANGUAGE即超高速集成電路硬件描述語言。若按傳統(tǒng)的設(shè)計方法，完成這個頻率計需用上述的四種器件共計十幾塊芯片構(gòu)成，不僅體積大，而且因外接引腳多，影響可靠性。而采用EDA技術(shù)，整個設(shè)計分僅兩步第一步，在MAXPLUS開發(fā)工具中，先用VHDL語言分別編寫出以上四種器件的文本文件稱為底層文件，并將它們分別轉(zhuǎn)換成相應(yīng)的器件，然后分別進(jìn)行時序仿真，使每個器件的時序仿真結(jié)果與設(shè)計要求一致；第二步，將這四種器件共十幾塊芯片按電路設(shè)計圖連接起來，形成頂層文件后進(jìn)行整個系統(tǒng)的綜合，并將整個頻率計作為一個器件進(jìn)行時序仿真。下面分步給出設(shè)計過程。543所需VHDL文件及波形仿真結(jié)果1波形仿真見圖41所示圖41帶時鐘使能十進(jìn)制計數(shù)器的波形仿真圖2仿真波形見圖42所示圖42測頻控制信號發(fā)生器波形仿真圖3波形仿真如圖43所示圖437段顯示譯碼器的波形仿真圖4頂層文件的編寫在以上四個器件正確設(shè)計的基礎(chǔ)上，再按設(shè)計原理圖的要求將這四種器件共十幾塊芯片連接起來，形成頂層文件。常用的方法是將頂層文件編成電路圖的形式，進(jìn)行綜合仿真。這種方法雖然較簡單，但缺點是有可能使電路系統(tǒng)工作中出現(xiàn)“毛刺”，從而降低系統(tǒng)的可靠性。因此，在我們的設(shè)計中最突出的地方是不用電路圖的形式編寫頂層文件，而是用文本形式來編寫，即用VHDL語言來描述十幾塊芯片的連接，避免了系統(tǒng)在工作中出現(xiàn)“毛刺”現(xiàn)象，使系統(tǒng)的穩(wěn)定度和可靠性均得到提高。以上程序經(jīng)綜合仿真后，結(jié)果符合設(shè)計要求。原來需要十幾塊芯片組成的頻率計，現(xiàn)在只用一塊芯片即可實現(xiàn)。44單片機(jī)的匯編語言編程本系統(tǒng)軟件的功能,它主要完成各種實質(zhì)性的功能,如測量、計算、顯示、定時中斷服務(wù)、鍵盤中斷服務(wù)等。441主程序設(shè)計系統(tǒng)初始化后，調(diào)顯示,調(diào)按鍵，不斷掃描鍵盤子程序，當(dāng)代鍵按下時，程序跳轉(zhuǎn)到相應(yīng)的子程序執(zhí)行其功能，然后返回繼續(xù)執(zhí)行鍵盤掃描主程序。主程序流程圖如圖44所示。18開始給個存儲單元設(shè)初值設(shè)置TO、T1置初值開中斷設(shè)置堆棧指針啟動TO、T1調(diào)顯示調(diào)按鍵圖44主程序流程圖442顯示程序設(shè)計為提高單片機(jī)的計算速度以及降低數(shù)碼顯示器對主系統(tǒng)的干擾，采用串行靜態(tài)顯示方式，8個74HC595、8個共陽LED數(shù)碼管構(gòu)成顯示器。該系統(tǒng)軟件采用MCS51匯編編程，顯示程序流程圖如圖45所示。圖45顯示部分程序流程圖443按鍵程序設(shè)計鍵盤設(shè)有三個時間值鍵，分別為01S,1S和10S，來控制預(yù)置門的開關(guān)時間。在執(zhí)行功能子程序之前會提示先輸入時間值。還有五個功能鍵，分別為測頻率、周期、脈寬、占空比、自較正。按鍵部分流程圖如46所示。圖46按鍵部分程序流程圖5電路系統(tǒng)調(diào)試在電路設(shè)計中采用模塊設(shè)計法，各電路模塊進(jìn)行單獨(dú)設(shè)計和調(diào)試，最后將各模塊組合后，進(jìn)行整體調(diào)試。數(shù)字測量部分采用EDA設(shè)計工具設(shè)計，采用硬件描述語言VHDL語言進(jìn)行描述，用MAXPLUSII進(jìn)行仿真。仿真波形圖如51所示圖51頻率計測控時序BCLK為標(biāo)準(zhǔn)信號頻率，TCLK為待測信號頻率，CL為預(yù)置門控信號，由單片機(jī)發(fā)出，CLR為清零信號。測頻開始前，首先發(fā)出一個清零信號CLR，使兩個計數(shù)器和D觸發(fā)器置零。然后由單片機(jī)發(fā)出允許測頻命令，即令CL為高電平，這時D觸發(fā)器要一直等到被測信號的上升沿通過Q端才被置1，與此同時，計數(shù)器開始記數(shù)，進(jìn)入圖51所示的記數(shù)允許周期。當(dāng)TPR秒后，預(yù)置門信號被單片機(jī)置為低電平，但此時兩個計數(shù)器仍然沒有停止記數(shù)，一直要等到隨后而至的被測信號的上升沿到來時，才通過D觸發(fā)器將這兩個計數(shù)器同時關(guān)閉。6結(jié)論隨著現(xiàn)代技術(shù)的發(fā)展，對于頻率的測量的準(zhǔn)確度要求越來越高。現(xiàn)代頻率測量的特點測量精度高，之所以在所有物理量中處于領(lǐng)先地位，主要原因為頻率是迄今為止復(fù)制的最準(zhǔn)確的（級）保持的最穩(wěn)定而且測量得最為準(zhǔn)確的物理量。因而可以利用某種確定的函數(shù)關(guān)系把其他參數(shù)的精確讀轉(zhuǎn)換成頻率的測量。在被測信號中,較多的是模擬和數(shù)字開關(guān)信號,此外還經(jīng)常遇到以頻率為參數(shù)的測量信號,例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過參變量頻率轉(zhuǎn)換后的信號等等。對于這些以頻率為參數(shù)的被測信號,通常多采用的是測頻法或測周法。即當(dāng)被測信號頻率較高時采用測頻法,當(dāng)被測信號頻率較低時則采用測周法。對于頻率變化較小的被測信號,采用測頻或測周法的效果很滿意,但當(dāng)被測信號頻率變化范圍較大時,比如100HZ100KHZ,采用上述方法就很難滿足在整個頻率變化范圍內(nèi)都達(dá)到所要求的測量精度。傳統(tǒng)的數(shù)字頻率計具有8位或更多位的數(shù)碼顯示位數(shù)。這些頻率計在測量高頻信號時能夠達(dá)到足夠高的測量精度,但在測量低頻信號時,其測量結(jié)果的有效位數(shù)將會減少,精度也會降低,有時不得不進(jìn)行周期測量,因為傳統(tǒng)的頻率計采用的是直接記數(shù)測頻法。如果輸入信號頻率的動態(tài)范圍較大,為了保證其測量精度,就需要頻繁地人工切換測頻和測周方式。本次設(shè)計完成了基于單片機(jī)和復(fù)雜可編程邏輯器件（CPLD）的等精度頻率計電路的設(shè)計，這次設(shè)計采用CPLD完成對標(biāo)準(zhǔn)頻率和待測頻率的計數(shù)，然后單片機(jī)AT89C51完成對計數(shù)結(jié)果的運(yùn)算，并且把運(yùn)算結(jié)果送出，用LED靜態(tài)顯示出來。該設(shè)計具有測試精度高，通過LED用數(shù)字的形式顯示出來，制作簡單，測量的精度不會隨著被測信號頻率的降低而下降等優(yōu)點，該電路對頻率的測試范圍為01HZ到100MHZ。在頻率測試中有一定的應(yīng)用前景。參考文獻(xiàn)1張振，晉明武，王毅平MCS51單片機(jī)原理及應(yīng)用技術(shù)M北京人民郵電出版社，2000，1672432宋萬爪，羅平，吳順君CPLD技術(shù)及其應(yīng)用M西安西安電子科技大學(xué)出版社，2000年6月，781033蔡明生，黎福海，許文玉電子設(shè)計M北京高等教育出版社，2003，1231524曾繁泰，李冰，李曉林EDA工程概論M北京清華大學(xué)出版社，2002，,981385于海雁，車速斌，李強(qiáng)VHDL及其在數(shù)顯頻率計中的應(yīng)用J沈陽工業(yè)大學(xué)學(xué)報，2002，581026張毅剛，彭喜源，譚曉昀MCS51單片機(jī)應(yīng)用設(shè)計M哈爾濱哈爾濱工業(yè)大學(xué)出版社，2006，1381877唐穎，阮文?；贔PGA/CPLD芯片的數(shù)字頻率計設(shè)計M浙江樹人大學(xué)學(xué)，2002，61658侯伯亨，顧新VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計M西安西安電子科技大學(xué)出版杜，1999，56789全國大學(xué)生電子設(shè)計競賽組委會編，全國大學(xué)生電子設(shè)計競賽獲獎作品精選19941999M北京理工大學(xué)出版社，北京，2003，548910楊剛，龍海燕現(xiàn)代電子技術(shù)VHDL與數(shù)字系統(tǒng)設(shè)計M北京電子工業(yè)出版社，2004，395911長毅剛，彭喜元，姜守達(dá)，喬立巖新編MCS51單片機(jī)應(yīng)用設(shè)計哈爾濱工業(yè)大學(xué)出版社M哈爾濱2003，2512612李華MCS51系列單片機(jī)實用接口技術(shù)M北京北京航空航天大學(xué)出版社，1993，49952613徐志軍，徐光輝，李建中大規(guī)?？删幊踢壿嬈骷捌鋺?yīng)用M成都電子科技大學(xué)出版社，2000，10010714潘松，王國棟編著VHDL實用教程成都M電子科技大學(xué)出版社2000年2月，8010315王道憲，賀名臣，劉偉VHDL設(shè)計技術(shù)M北京國防工業(yè)出版社，2003年8月第一版，15319216高書莉，羅朝霞可編程邏輯技術(shù)及應(yīng)用M北京人民郵電出版社2001年9月，18225117盧毅VHDL與數(shù)字電路設(shè)計M2001年4月第一版，16824318翟生輝單片計算機(jī)原理及應(yīng)用M西安交通大學(xué)出版社，1995年12月第一版，18327319STEFANSJOHOLM,LENNARTLINDH著M薛宏熙等譯VHDL設(shè)計電子線路北京清華大之4出版社，2000，16528320PETERALFKEA400MHZFREQUENCYCOUNTERMAPPLICATIONFREQUENCY6COUNTER，2002，4749致謝這次畢業(yè)論文能夠得以順利完成，是所有曾經(jīng)指導(dǎo)過我的老師，幫助過我的同學(xué)，一直支持著我的家人對我的教誨、幫助和鼓勵的結(jié)果。我要在這里對他們表示深深的謝意本論文是在導(dǎo)師倪紅霞老師的悉心指導(dǎo)下完成的。感謝倪老師對我的辛勤培育。從論文的立題到實驗的設(shè)計以及論文的撰寫整個過程無不浸透著老師的心血。她廣博的學(xué)識，嚴(yán)肅的科學(xué)態(tài)度，嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神，靈活的思維方式，耐心細(xì)致的言傳身教深深感染激勵著我，將使我終身受益。導(dǎo)師不但在學(xué)習(xí)上給予我耐心細(xì)致的指導(dǎo)，在生活中也給了我莫大的關(guān)懷，這份師恩我將終身難忘。同時，我還要真心感謝林海波老師，于新老師對我的指導(dǎo)和幫助。而且，我還要感謝大學(xué)四年所有幫助過我的老師、同學(xué)和朋友，是你們讓我的大學(xué)生活充滿了生機(jī)和活力，給我留下了美好的回憶。附錄一元器件清單器件名稱型號數(shù)值數(shù)量單片機(jī)89C511CPLDEPM71281數(shù)碼管LED8晶振12M1電阻82064電阻10K10集成電路74HC5958電解電容10UF2電解電容100UF2雙運(yùn)算放大器LM3581滑動變阻器10K1三極管NPN2二極管2開關(guān)8附錄二程序清單ORG0000HAJMPMAINORG000BHAJMPCLOCKORG100HMAINMOV60H,1LEDMOV61H,2MOV62H,3MOV63H,4MOV64H,5MOV65H,6MOV66H,7MOV67H,8MOV2AH,0LEDMOV2BH,0LEDMOV2CH,0LEDMOV2DH,0LEDMOV2FH,0BIAOJIMOV60H,0“MOV67H,0MOV70H,0WAN,SJIWANMOV71H,0BAI,QIANMOV72H,100GE,SHIMOV73H,0MOV74H,0MOV75H,12MOV76H,34MOV77H,56MOV78H,78MOV79H,45MOV7AH,67MOV7BH,89MOV7FH,1KEY15MOV7EH,2KEY68MOV7DH,0CLOCKMOVTMOD,51HMOVTH0,3CH100MSMOVTL0,0B0HMOVTL1,0MOVTH1,0MOVIE,82HMOVSP,30HSETBTR0SETBTR1WWWOACALLXIANSIACALLKEYMOVA,7FHCJNEA,5,WWWOAJMPMAINMUL1MOVA,R3MOVB,R7MULABMOVR4,BMOVR5,AMOVA,R3MOVB,R6MULABADDA,R4MOVR4,ACLRAADDCA,BMOVR3,AMOVA,R2MOVB,R7MULABADDA,R4MOVR4,AMOVA,R3ADDCA,BMOVR3,ACLRARLCAXCHA,R2MOVB,R6MULABADDA,R3MOVR3,AMOVA,R2ADDCA,BMOVR2,ARETDIV1CLRCMOVA,R3SUBBA,R7MOVA,R2SUBBA,R6JCDIV2SETBOVRETDIV2MOVB,10HDIV3CLRCMOVA,R5RLCAMOVR5,AMOVA,R4RLCAMOVR4,AMOVA,R3RLCAMOVR3,AXCHA,R2RLCAXCHA,R2MOVF0,CCLRCSUBBA,R7MOVR1,AMOVA,R2SUBBA,R6ANLC,/F0JCDIV4MOVR2,AMOVA,R1MOVR3,AINCR5DIV4DJNZB,DIV3MOVA,R4MOVR2,AMOVA,R5MOVR3,ACLROVRETBCDM1CLRAMOVR3,AMOVR4,AMOVR5,AMOVR2,10HDM1MOVA,R7CLRCRLCAMOVR7,AMOVA,R6RLCAMOVR6,AMOVA,R5ADDCA,R5DAAMOVR5,AMOVA,R4ADDCA,R4DAAMOVR4,AMOVA,R3ADDCA,R3DAAMOVR3,ADJNZR2,DM1RETBCDMMOVB,100RUKOUADIVABMOVR2,AMOVA,10XCHA,BDIVABSWAPAORLA,BMOVR1,AR1GEWEI,SHIWEIRETR2BAIWEISHUXIANSIPUSHPSW74HC595SETBRS1CLRRS0MOVA,7FHCJNEA,0,PINLUMOV2AH,0MOV2BH,0MOV2CH,0AJMPSIJIANPINLUCJNEA,1,ZOUQIMOVR2,71HMOVR3,72HMOVR6,0MOVR7,2ACALLMUL1MOV74H,R4MOV75H,R5MOV2AH,R3MOV2BH,R4MOV2CH,R5MOVA,7EHCJNEA,2,LU_1AJMPSIJIANLU_1CJNEA,1,LU_2MOVR2,0MOVR3,2AHMOVR4,74HMOVR5,75HMOVR6,0MOVR7,10ACALLDIV1MOV2AH,0MOV2BH,R2MOV2CH,R3AJMPSIJIANLU_2MOVR2,74HMOVR3,75HMOVR6,0MOVR7,10ACALLMUL1MOV2AH,R3MOV2BH,R4MOV2CH,R5AJMPSIJIANZOUQICJNEA,2,KONGBIMOVR2,00F42401000000MOVR3,0FHMOVR4,42HMOVR5,40HMOVR6,74HMOVR7,75HACALLDIV1MOV2AH,0MOV2BH,R2MOV2CH,R3MOV76H,R2MOV77H,R3AJMPSIJIANKONGBICJNEA,3,MKUANMOVA,70HCJNEA,1,BT1AJMPBT4BT1JNCBT4MOVA,71HCJNEA,1,BT2AJMPBT4BT2JNCBT4MOVA,72HCJNEA,101,BT3AJMPBT4BT3JNCBT4MOV2AH,0MOV2BH,0MOVA,100MOVB,75HDIVABMOV2CH,ALJMPSIJIANBT4MOV2AH,0MOV2BH,0MOV2CH,1LJMPSIJIANMKUANMOVR2,0MOVR3,0MOVR4,76HMOVR5,77HMOVR6,0MOVR7,2ACALLDIV1MOV2AH,0MOV2BH,R2MOV2CH,R3LJMPSIJIANSIJIANMOVA,7EHCJNEA,0,SIJIA1MOV2DH,0AJMPLED1SIJIA1CJNEA,1,SIJIA2MOV2DH,0F1H01SAJMPLED1SIJIA2CJNEA,2,SIJIA3MOV2DH,1AJMPLED1LEDCUAJMPLCUSIJIA3CJNEA,3,LEDCUMOV2DH,10LED1MOVR6,2BHMOVR7,2CHACALLBCDM1MOVA,R3SWAPAANLA,0FHMOV60H,AMOVA,R3ANLA,0FHMOV61H,AMOVA,R4SWAPAANLA,0FHMOV62H,AMOVA,R4ANLA,0FHMOV63H,AMOVA,R5SWAPAANLA,0FHMOV64H,AMOVA,R5ANLA,0FHMOV65H,AMOVA,2DHACALLBCDMMOVA,R1SWAPAANLA,0FHMOV66H,AMOVA,R1ANLA,0FHMOV67H,ADU1MOVR0,60HMOVR6,0MOVR7,0DU2MOVDPTR,SGTCMOVA,R0MOVCA,ADPTRMOV27H,0MOV28H,0MOV29H,8ZZOCLRCRLCAMOV28H,AMOV27H0,CMOVA,27HRRAMOV27H,AMOVA,28HDJNZ29H,ZZOMOVA,27HMOVR0,AINCR0CJNER0,68H,DU2MOVA,7EHCJNEA,1,SONGSUMOV66H,2SONGSUMOVR0,67HZZ1MOVA,R0ZZ2MOVR5,8ZZ3RRCAMOVP30,CNOPNOPSETBP31NOPNOPCLRP31DJNZR5,ZZ3DECR0CJNER0,5FH,ZZ1SETBP32NOPNOPCLRP32LCUPOPPSWRETKEYSETBP10MOVA,P1JBACC0,KY2AJMPK1KY2SETBP11MOVA,P1JBACC1,KY3AJMPK2KY3SETBP12MOVA,P1JBACC2,KY4AJMPK3KY4SETBP13MOVA,P1JBACC3,KY5AJMPK4KY5SETBP14MOVA,P1JBACC4,KY6AJMPK5KY6SETBP15MOVA,P1JBACC5,KY7AJMPK6KY7SETBP16MOVA,P1JBACC6,KY8AJMPK7KY8SETBP17MOVA,P1JBACC7,KYCUAJMPK8KYCURETK1SETBP10ACALLDELAYMOVA,P1JNBACC0,K1_1AJMPK1CUK1_1CLRP37YDSETBP10ACALLDELAYMOVA,P1JNBACC0,K1_1SETBP37MOV7FH,1K1CURETK2SETBP11ACALLDELAYMOVA,P1JNBACC1,K2_1AJMPK2CUK2_1CLRP37SETBP11ACALLDELAYMOVA,P1JNBACC1,K2_1SETBP37MOV7FH,2K2CURETK3SETBP12ACALLDELAYMOVA,P1JNBACC2,K3_1AJMPK3CUK3_1CLRP37SETBP12ACALLDELAYMOVA,P1JNBACC2,K3_1SETBP37MOV7FH,3K3CURETK4SETBP13ACALLDELAYMOVA,P1JNBACC3,K4_1AJMPK3CUK4_1CLRP37SETBP13ACALLDELAYMOVA,P1JNBACC3,K4_1SETBP37MOV7FH,4K4CURETK5SETBP14ACALLDELAYMOVA,P1JNBACC4,K5_1AJMPK5CUK5_1CLRP37SETBP14ACALLDELAYMOVA,P1JNBACC4,K5_1SETBP37MOV7FH,5K5CURETK6SETBP15ACALLDELAYMOVA,P1JNBACC5,K6_1AJMPK6CUK6_1CLRP37SETBP15ACALLDELAYMOVA,P1JNBACC5,K6_1SETBP37MOV7EH,1K6CURETK7SETBP16ACALLDELAYMOVA,P1JNBACC6,K7_1AJMPK7CUK7_1CLRP37SETBP16ACALLDELAYMOVA,P1JNBACC6,K7_1SETBP37MOV7EH,2K7CURETK8SETBP17ACALLDELAYMOVA,P1JNBACC7,K8_1AJMPK5CUK8_1CLRP37SETBP17ACALLDELAYMOVA,P1JNBACC7,K8_1SETBP37MOV7EH,3K8C