摘要摘要隨著集成電路設(shè)計技術(shù)與加工工藝的進(jìn)步以及低功耗的迫切需求，電路的工作電壓越來越低，目前一些用于手持設(shè)備的嵌入式系統(tǒng)的處理器核電壓甚至已經(jīng)達(dá)到了1V以下。同時，系統(tǒng)的時鐘頻率也在不斷提高，以滿足手持設(shè)備日益增加的多功能與高性能的要求電路工作電壓的降低必然導(dǎo)致對電源電壓嗓聲的要求更加嚴(yán)格，與此同時，數(shù)字集成電路隨著功能的增加和速度的加快，其工作時狀態(tài)翻轉(zhuǎn)的電流變化D增大，系統(tǒng)的帶寬增加。A1是電路板上產(chǎn)生電源電壓噪聲最主要的原因之一，所以，現(xiàn)代高速電路的電源系統(tǒng)設(shè)計正面臨著越來越嚴(yán)峻的在更大帶寬內(nèi)保證低電源電壓噪聲的挑戰(zhàn)電源完整性POWERINTEGRITY,PI設(shè)計的目標(biāo)就是指保證系統(tǒng)穩(wěn)壓電源在經(jīng)過電源傳輸系統(tǒng)后在指定器件端口相對該器件對工作電源要求的符合程度，即控制電源電壓的噪聲在一可接受的范圍內(nèi)開關(guān)電源由于其高效率的優(yōu)點，使得目前它在手持設(shè)備的主電源電路中獲得廣泛應(yīng)用。本文以手持設(shè)備和開關(guān)電源為前提，以實現(xiàn)電源完整性為目標(biāo)，進(jìn)行電路板級的電源分配系統(tǒng)設(shè)計。首先詳細(xì)介紹了應(yīng)用于手持設(shè)備的各種電源管理技術(shù)及理論，并以此為基礎(chǔ)進(jìn)行電壓變換電路的設(shè)計，設(shè)計內(nèi)容包括開關(guān)控制器的分析，選型，無源器件的選型與電路設(shè)計，電路的PCB設(shè)計以及電源地層設(shè)計，然后采用目標(biāo)阻抗法，利用CADENCE公司的PI分析軟件。對電源分配系統(tǒng)的各組件，即開關(guān)電源模塊，電源/地層和旁路電容進(jìn)行建模，通過仿真，分析最后完成設(shè)計采用目標(biāo)阻抗法的電源完整性仿真結(jié)果顯示在整個系統(tǒng)的500MHZ的工作帶寬內(nèi)，135V的VCCC電源系統(tǒng)阻抗小于所要求的目標(biāo)阻抗225毫歐，33V的VCC3電源系統(tǒng)的阻抗小于330毫歐。最后通過設(shè)備工作在大負(fù)載切換情況下的實測得VCC一和VCC3中最大電源噪聲分別為60毫伏和100毫伏左右，小于設(shè)備穩(wěn)定工作所要求的5“VCC的電源電壓噪聲容限。本課題分析并實現(xiàn)的利用目標(biāo)阻抗法對電源系統(tǒng)進(jìn)行優(yōu)化設(shè)計，能夠與主流的電路板設(shè)計工具很好的結(jié)合，避免傳統(tǒng)的電源系統(tǒng)設(shè)計中過份依靠芯片廠商提供的參考設(shè)計或僅憑工程師經(jīng)驗進(jìn)行的不足，實現(xiàn)較佳的成本與性能的綜合效益，同時對其他中小功率電子設(shè)備的電源系統(tǒng)的設(shè)計也具有借鑒意義關(guān)鍵詞手持設(shè)備、開關(guān)電源、電源分配系統(tǒng)、旁路電容、電源完整性東南大學(xué)碩士學(xué)位論文ABSTRACTWITHTHEDEVELOPMENTOFTHEDESIGNTECHNOLOGYANDMANUFACTURETECHNIQUEOFTHEIC，ANDTHEURGENTDEMANDOFLOWPOWERDESIGN,SUPPLYVOLTAGEBECOMESLOWERANDLOWERNOW,SOMEPROCESSORINEMBEDDEDSYSTEM,WHICHISUSEDINHANDHELDTERMINALS,CANEVENWORKUNDERTHECONDITIONTHATTHECORESUPPLYVOLTAGEISLESSTHAN1VOLTMEANWHILE,INORDERTOGETHIGHPERFORMANCEWITHTHATMOREFUNCTIONSAREADDEDINTOTHESYSTEM,THECLOCKFREQUENCYISINCREASINGTHELOWERSUPPLYVOLTAGEMEANSTHEMORELITTLENOISEMARGINFURTHERMORE,DELTACURRENT01OFDIGITALIC,WHICHOCCURSATTHEMOMENTTHATCIRCUITSTATECHANGES,ISENLARGEDBECAUSEOFMOREANDMOREFUNCTIONBLOCKSAREINTEGRATEDINTOONESINGLECHIPSYSTEMBANDWIDTHISALSOWIDENEDFORTHATTHECLOCKBECOMESFASTERTHANBEFOREAIISONEOFTHEMAINCAUSESFORPOWERSUPPLYNOISEINAWORD,THEDESIGNOFPOWERSYSTEMOFMODEMHIGHSPEEDCIRCUITFACESTHECHALLENGEOFMEETINGTHENEEDOFLOWNOISEINAWIDENBANDWIDTHTHEDESIGNOFPOWERINTEGRITYAIMSTOENSURETHEVOLTAGEOFTHEPOINTOFLOADSATIS勿THEICSSPECIFICATIONOFPOWERSUPPLY,THATIS,MAINTAINTHENOISEVOLTAGEINANACCEPTABLERANGESWITCHMODEPOWERSUPPLYISWIDELYUSEDINHANDHELDDEVICESBECAUSEOFITSPROMINENTADVANTAGEOFHIGHEFFICIENCYTHEDESIGNOFBOARDLEVELPOWERDISTRIBUTIONSYSTEMISIMPLEMENTEDINTHISARTICLEITISBASEDONTHESWITCHMODEPOWERSUPPLYUSEDINPORTABLEDEVICESANDGUARANTEESSATISFACTIONTOPOWERINTEGRITYFIRSSEVERALKINDSOFPOWERMANAGEMENTTECHNOLOGIESANDTHEORIESUSUALLYUSEDINPORTABLEENVIRONMENTAREPRESENTEDANDANALYSEDTHEN,WEDESIGNTHEDCVOLTAGECONVERTERCIRCUIT,WHICHINCLUDESANALYSISANDSELECTIONOFCONTROLLERIC,PASSIVECOMPONENTSSELECTIONANDPCBDESIGNSECON氏UTILIZECADENCEPIANALYSISEDATOOLSTOESTABLISHSIMULATIONMODELSFORSWITCHINGPOWERMODULE,POWER/GROUNDPLANEANDBYPASSCAPACITORS,WHICHCOMPOSEPDS,TOSIMULATEANDANALYZEBYUSINGTHEMETHODOFTARGETIMPEDANCEPOWERINTEGRITYSIMULATIONWITHTHEMETHODOFTARGETIMPEDANCESHOWSTHATWITHINTHE500MHZSYSTEMBANDWIDTHTHEIMPEDANCEOF135VAND33VPOWERSYSTEMSARERESPECTIVELYLESSTHAN223MOHMSAND330MOHMSFINALLY,THETESTSUNDERTHEBIGLOADSWITCHINGCONDITIONINDICATETHATTHEMAXIMUMNOISEOF135VAND33VPOWERDISTRIBUTIONSYSTEMSAREREPECTIVELYABOUT60MVANDL00MV,WHICHMEETTHEREQUIRED5“VCCNOISESTANDARDTHEOPTIMIZINGDESIGNMETHODOFTARGETIMPEDANCE,WHICHISPRESENTINTHISWORK,CANCOOPERATEWITHMAINSTREAMEDATOOLSOFPCBDESIGNITAVOIDSTHEDISADVANTAGEOFEGREGIOUSLYDEPENDINGONTHEREFERENCEDESIGNPROVIDEDBYTHEICVENDORSORONENGINEERSEXPERIENCETHATEXISTSINTRADITIONALPOWERSYSTEMDESIGNANDOBTAINBETTERCOMPREHENSIVEBENEFITBETWEENCOSTANDPERFORMANCETHISPAPERWOULDALSOBEUSEDFORREFERENCEFOROTHERMICROPOWERDEVICESPOWERDISTRIBUTIONSYSTEMDESIGNKEYWORDSHANDHELDTERMINALS,SWITCHMODEPOWERSUPPLY,POWERDISTRIBUTIONSYSTEM,BYPASSCAPACITOR,POWERINTEGRITY東南大學(xué)學(xué)位論文獨創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是我個人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標(biāo)注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得東南大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說明并表示了謝意。研究生簽名期0東南大學(xué)學(xué)位論文使用授權(quán)聲明東南大學(xué)、中國科學(xué)技術(shù)信息研究所、國家圖書館有權(quán)保留本人所送交學(xué)位論文的復(fù)印件和電子文檔，可以采用影印、縮印或其他復(fù)制手段保存論文。本人電子文檔的內(nèi)容和紙質(zhì)論文的內(nèi)容相一致。除在保密期內(nèi)的保密論文外，允許論文被查閱和借閱，可以公布包括刊登論文的全部或部分內(nèi)容論文的公布包括刊登授權(quán)東南大學(xué)研究生院辦理。研究生簽名導(dǎo)師簽名期第一章緒論第一章緒論11課題背景電子信息產(chǎn)業(yè)的飛速發(fā)展已經(jīng)并仍然在深入地影響著人們的信息獲取、交流以及日常生活和娛樂的方式，其中重要一點體現(xiàn)是面向個人應(yīng)用的手持類電子產(chǎn)品的迅速普及，如手機(jī)，個人影音娛樂產(chǎn)品和便攜式GPS導(dǎo)航儀等等。這些面向最終消費者的電子產(chǎn)品的一個重要特點是其生命周期較短，產(chǎn)品更新?lián)Q代的速度很快，且隨著技術(shù)進(jìn)步，產(chǎn)品的性能及功能價格比越來越高，因此，隨之帶來的必然是巨大的市場需求，例如，據(jù)調(diào)研機(jī)構(gòu)ISUPPLI預(yù)計2006年第二季度全球手持電子設(shè)備市場出貨量是229億部，同比2005年同期增長200，對比2005年全球82億部的出貨量，2006全年有望達(dá)到942億部的出貨就中國市場而言。據(jù)權(quán)威部門統(tǒng)計，截至2006年底中國僅手機(jī)用戶己超過45億，并且近兩年每年新增和更換手機(jī)的用戶超過一億集成電路是電子產(chǎn)品的硬件主體，集成電路產(chǎn)業(yè)作為電子信息行業(yè)的基礎(chǔ)性和支撐性角色在近幾十年來也遵循著著名的摩爾定律以令人稱奇的速度發(fā)展著。以目前數(shù)字集成電路領(lǐng)域的主流一一MOS技術(shù)為例，超大規(guī)模集成電路技術(shù)的進(jìn)步不可避免的是CMOS晶體管的特征尺寸晶體管可生產(chǎn)的最小溝道長度越來越小，從180NM到130TUN再到90NM,65NM的深亞微米工藝。晶體管特征尺寸的減小帶來的是電路的工作電壓降低，從5V往33V,18V,12V不斷降低目前市場上有的面向嵌入式系統(tǒng)應(yīng)用的處理器的核電壓甚至已經(jīng)達(dá)到了1V以下電源電壓的越來越低，所允許的電壓噪聲也越來越小，所以電子產(chǎn)品的電源系統(tǒng)設(shè)計面臨著越來越嚴(yán)格的低噪聲要求口電源電壓降低的另一個拉動原因是電路的低功耗需求，手持設(shè)備通常以電池作為能量源，電路與系統(tǒng)的功耗是衡量產(chǎn)品技術(shù)水平與性能的一個重要指標(biāo)。CMOS電路的功耗主要由三部分組成動態(tài)功耗，短路電流功耗和漏電流功耗P1，其中動態(tài)功耗是由電路中的負(fù)載電容充放電形成的。它可以由公式11得到，其中V是電源電壓，C是電路中的負(fù)載電容，A是開關(guān)活動因子負(fù)載電容平均翻轉(zhuǎn)次數(shù)，F(xiàn)是時鐘頻率乃ACVZF11通常情況下，動態(tài)功耗占電路總功耗的85901，是電路功耗的主要成分，且與電源電壓有著平方律的關(guān)系，故降低電源電壓對降低電路的功耗意義重大。開關(guān)式DCDC變換電路因為其突出的高效率的特點，使得它在對功耗敏感的手持設(shè)各中獲得日益廣泛的應(yīng)用。開關(guān)電源相對于較早出現(xiàn)的線性電源的缺點是因為其功率路徑上的開關(guān)器件工作于開和關(guān)的非線性狀態(tài)下，故產(chǎn)生的電壓噪聲比線性電源要大所以在采用開關(guān)電源技術(shù)的電源系統(tǒng)中需要格外關(guān)注電源噪聲的控制。集成電路發(fā)展的另一個顯著特點是在單片的器件上集成更多的功能，乃至片上系統(tǒng)SYSTEMONCHIP,SOC越來越多的出現(xiàn)在目前的電子產(chǎn)品中。單片集成電路功能的增加帶來的結(jié)果是需要更大的電路狀態(tài)翻轉(zhuǎn)電流1，而且隨著時鐘頻率的提高，信號上升時間的減小，電路工作的速度不斷得到提升，系統(tǒng)的帶寬增大。對負(fù)載器件而言，只有保證電源系統(tǒng)在整個工作帶寬范圍內(nèi)維持較低的輸入阻抗ZS，才能有效控制負(fù)載端的電壓噪聲VAVAIZS，使電源電壓維持在電路正常工作所要求的范圍內(nèi)。12國內(nèi)外研究現(xiàn)狀目前，與高速高密度電路板設(shè)計領(lǐng)域相關(guān)的一些問題受到了國內(nèi)外學(xué)者廣泛的研究和關(guān)注，比如互連網(wǎng)絡(luò)的信號完整性，電路與產(chǎn)品的電磁兼容性以及PCB板的熱設(shè)計等。對于高速PCB的設(shè)計，國外的研究開展得較早，研究人員開展各種數(shù)值方法的研究并建立相關(guān)模型，商用公司應(yīng)用研究人員的成果，聘請計算機(jī)軟件人員開發(fā)各種商用軟件，目前，比較好的軟件有CADENCE公司的SPECCTRAQUEST,MENTORGRAPHICS公司的ICX/HYPERLYNX,SIGRITY公司的SPEED2000,ANSOFL公司的HFSS/SPICELINK/SIWAVE等，另外，也有相配套的測試設(shè)備的出現(xiàn)，比如，TEKTRONIX公司和AGILENT公司的高速示波器和邏輯分析儀可東南大學(xué)碩士學(xué)位論文用于信號完整性測試，歐洲的EMC公司的電磁兼容掃描儀EMCSCANNER可用于對PCB進(jìn)行電磁場近場測試。相比于信號完整性和電磁兼容性，電源完整性引起關(guān)注的時間較晚，相應(yīng)的理論還不成熟，要做全面的分析研究，對研究者的要求也較高，因為電源完整性關(guān)注的是負(fù)載器件上工作電壓的穩(wěn)定性，而電源作為全局性的信號，在電子產(chǎn)品中不但涉及到板級，同時關(guān)系到封裝和芯片級。板級上，在目前的多層高速電路板中，電源和地通常為單獨的層，在系統(tǒng)帶寬不斷增大的條件下，電源地層的寄生電感效應(yīng)和諧振特性對高速電路的電源完整性產(chǎn)生直接的影響。所以目前國外的很多研究者都對PCB上的電源地層提出了各種建模和模型降階優(yōu)化的方法歸納起來，模型建立的基本方法主要有三種1路的方法2場的方法3場路結(jié)合的方法路的方法是以集中的觀點來觀察和研究問題域。目前工程中廣泛應(yīng)用的算法是上世紀(jì)60年代后發(fā)展起來的近代電路理論，它的理論基礎(chǔ)是KIRCHHOFF定律和歐姆定律為代表的經(jīng)典電路理論。用局部等效電路元PARTIALELEMENTEQUIVALENTCIRCUITPEECL3對PCB層進(jìn)行建模。即用大量的電阻電容電感RLC集總元件模擬實際的PCB電源地層的電氣行為，再基于上述的經(jīng)典電路理論用電路分析軟件如SPICE等進(jìn)行分析求解。在微波頻段300MHZ3000HZ內(nèi)，電源層與地層形成一個平板波導(dǎo)系統(tǒng)，目前研究較多的是利用場的方法分析板上因集成電路狀態(tài)翻轉(zhuǎn)產(chǎn)生的I噪聲的電磁能量在層空間的動態(tài)傳輸效應(yīng)，并計算波導(dǎo)系統(tǒng)的諧振頻率。通常采用時域有限差分法FINITEDIFFERENCETIMEDOMAIN,FDTD的計算方法，F(xiàn)DTD是通過對麥克斯韋方程作離散化，來分析電磁波在空間中傳播的數(shù)值方法。利用FDTD分析時，必須對于考察的空間做適當(dāng)分割，其分割單元大小與時間步長必須符合穩(wěn)定法則A1最后將FDTD時域所求電磁場值經(jīng)由傅立葉變換，可以得到頻域上的響應(yīng)。場路結(jié)合的分析方法是一種工程常用的方法。它是通過場的方法提取等效電路參數(shù)，形成等效子電路，進(jìn)而用路的方法進(jìn)行分析在許多仿真軟件中使用了此方法，這常常是工程上的一種折衷算法。因為場的算法雖較精確但會消耗大量的計算機(jī)資源，而路的算法雖對計算機(jī)的性能要求較低，但計算結(jié)果相對粗略。兩種算法的結(jié)合會在精確度和計算速度上達(dá)到一個相對的平衡。在封裝和芯片級上的電源完整性研究點主要是考慮在封裝和芯片里安放去藕電容，改進(jìn)封裝技術(shù)減小封裝的寄生參數(shù)和優(yōu)化芯片的電源地網(wǎng)絡(luò)的布局來達(dá)到減小電源噪聲的目的，分析的手段多是利用基于SPICE的模型和計算軟件。目前的PCB模型分析和理論計算往往多是基于十分簡單的PCB外形結(jié)構(gòu)，雖然精度已經(jīng)很高但很難與電路板設(shè)計的工程實踐相結(jié)合。所以現(xiàn)在市面的電源完整性分析工具都對電源系統(tǒng)各組件的模型進(jìn)行了等效轉(zhuǎn)換或簡化處理以求得在工程中具有實用價值。但目前在國內(nèi)，電源完整性的分析和研究開展的并不廣泛，電源工程師通常主要關(guān)注電源電路的本身，而電路工程師在指導(dǎo)PCB工程師進(jìn)行電源相關(guān)部分設(shè)計時往往是依賴于芯片廠商提供的參考設(shè)計和工程經(jīng)驗，但是芯片廠商并不會完全了解用戶的實際系統(tǒng)，導(dǎo)致推薦的參考設(shè)計可能存在著過設(shè)計或欠設(shè)計的情況，引起產(chǎn)品的成本增加或性能下降以及上市時間的延長。13論文的工作內(nèi)容和意義本課題的主要工作是在手持設(shè)備電源系統(tǒng)環(huán)境下的電源完整性的分析與優(yōu)化設(shè)計，重點在于對包含了開關(guān)電源，旁路電容，PCB電源地層的整個電源分配系統(tǒng)的模型分析，仿真計算，以及最后的測試，驗證。從而實現(xiàn)電路板級的電源分配系統(tǒng)的優(yōu)化設(shè)計方法，并對影響電源完整性的因素和旁路電容的寄生參數(shù)作了分析說明。課題以一款高性能的便攜式GPS導(dǎo)航儀為研究平臺，利用可與CADENCE的PCB設(shè)計工具ALLEGRO集成使用的電源完整性分析模塊ALLEGROPCBPOWERINTEGRITY作為分析仿真工具，該工具采用的即是前文所述的場路結(jié)合的方法。課題完成的意義在于對手持設(shè)備的電源系統(tǒng)的硬件器件選型，電路設(shè)計給出一種全面考慮的方法，并對電路板的布局布線設(shè)計提供指導(dǎo)作用，實現(xiàn)在產(chǎn)品硬件設(shè)計階段達(dá)到性能與成本間較佳的綜合效益。具體的研究工作包括以下幾點分析在手持設(shè)備電源中的各種電壓變換技術(shù)及特點，著重分析了在系統(tǒng)主電源中應(yīng)用越來越廣泛的開關(guān)電感式電壓變換電路的工作原理及與影響電壓噪聲的電路中的各相關(guān)因素。通過查閱資料與文獻(xiàn)，對電源完整性理論作了簡單整理與歸納，并對電源完整性與信號完整性，電磁兼容性之間的相關(guān)性做出闡述。分析課題所選用的仿真環(huán)境下的模型定義，并對實際中電源分配系統(tǒng)各組件建立模型，通過仿2第一章緒論真、優(yōu)化完成電源分配系統(tǒng)設(shè)計中的重要內(nèi)容一旁路電容的選型和布局設(shè)計通過在靜態(tài)和動態(tài)，時域和頻域?qū)﹄娐沸阅艿臄?shù)據(jù)實測，對設(shè)計方法和仿真計算進(jìn)行驗證。14論文的組織結(jié)構(gòu)全文分六章第一章緒論介紹課題背景及論文的主要內(nèi)容，結(jié)構(gòu)。第二章介紹手持設(shè)備中電源電路的各種實現(xiàn)技術(shù)，以及電源管理方面的相關(guān)內(nèi)容第三章系統(tǒng)闡述電源完整性的概念，以及電路系統(tǒng)中影響電源完整性的主要因素。第四章是本文的重點，涉及電源分配系統(tǒng)設(shè)計的主要方面，包括電源電壓變換電路的設(shè)計，PCB中電源地層的設(shè)計，旁路電容的選型及在PCB上寄生參數(shù)的分析和基于目標(biāo)阻抗法的電源分配系統(tǒng)設(shè)計，仿真與分析。第五章對設(shè)計方法的結(jié)果和仿真進(jìn)行測試，驗證。第六章總結(jié)與展望，總結(jié)全文的工作，展望了將來的研究方向。東南大學(xué)碩士學(xué)位論文第二章手持設(shè)備的電源管理技術(shù)21電源管理綜述手持設(shè)備的能量源一般為可再充電的鏗離子或理聚合物電池，其電壓滿至空FUNTOEMPTY為42V27V之間。而設(shè)備中負(fù)載存在多種電壓和功率等級的需求，例如，圖21給出了一款手持GPS導(dǎo)航儀的部分主要模塊負(fù)載電源需求。同時，手持設(shè)備對硬件和系統(tǒng)的小體積，低功耗有著更迫切的要求圖21手持GPS導(dǎo)航儀主要功能模塊電壓或功率需求電源管理POWERMANAGEMENT指如何將能量有效分配給系統(tǒng)的不同組件，即負(fù)責(zé)整機(jī)的電源供給及為實現(xiàn)低功耗目的而實施的供電管理調(diào)度。對一般手持設(shè)備而言，可以劃分為電池沙卜電管理、電壓管理和負(fù)載管理三個子模塊。其中電壓管理子模塊主要負(fù)責(zé)對未穩(wěn)壓的電池電壓進(jìn)行調(diào)節(jié)以滿足不同的負(fù)載要求，為整個系統(tǒng)中各模塊的工作提供穩(wěn)定的電壓源。目前電壓管理的實現(xiàn)技術(shù)主要有線性LDOLOWDROPOUT，開關(guān)電感式和開關(guān)電容式三種方式的電壓變換器VOLTAGEREGULATOR。在這些之間選擇面臨著在總體成本、效率、集成度、設(shè)計靈活性以及封裝等諸多方面進(jìn)行權(quán)衡的問題。電壓管理的實現(xiàn)方式即電壓變換器的采用與電源完整性的分析與設(shè)計關(guān)系相對最為緊密，下面對各種電壓變換器給予詳細(xì)介紹，最后再簡要介紹電池拼電的管理和負(fù)載管理。22電壓管理221穩(wěn)定電源的發(fā)展穩(wěn)定電源是各種電子電路的動力源，被譽(yù)為電路的心臟。所有的用電設(shè)備都對供電電壓有一定的要求，而供電源如市電或電池又難以滿足電壓不變的要求，為解決這一矛盾，人們便研制了各種各樣的穩(wěn)定電源。所謂“穩(wěn)定”是指電壓或電流的變化小到可以允許的程度，井不是絕對不變的。穩(wěn)定電源分穩(wěn)壓源和穩(wěn)流源兩種，本文所述只涉及到穩(wěn)壓源19世紀(jì)愛迪生發(fā)明電燈時，就曾考慮過穩(wěn)壓器。到20世紀(jì)初，就己經(jīng)出現(xiàn)了鐵磁穩(wěn)壓器及相應(yīng)的技術(shù)文獻(xiàn)電子管問世不久，就有人設(shè)計了電子管直流穩(wěn)壓器。在20世紀(jì)40年代后期，電子器件和磁飽和元件相結(jié)合，構(gòu)成了電子控制的磁飽和交流穩(wěn)壓器，至今還在應(yīng)用20世紀(jì)50年代，隨著半導(dǎo)體工業(yè)的飛速發(fā)展，晶體管的誕生使串聯(lián)調(diào)整型晶體管穩(wěn)壓電源成了直流穩(wěn)壓電源的中心，這種局面一直維持到20世紀(jì)60年代中期。這種電源雖然性能優(yōu)良，但它的最大的第二章手持設(shè)備的電源管理技術(shù)弱點是由于功率調(diào)整管與負(fù)載串聯(lián)，并且晶體管工作在線性區(qū)域，穩(wěn)壓器的輸出電壓調(diào)節(jié)與穩(wěn)定借助于功率晶體管上的電壓降來實現(xiàn)，因而在輸出電壓低，電流大的場合，效率非常低L1隨著半導(dǎo)體技術(shù)的進(jìn)步，電子設(shè)備開始從分立元器件進(jìn)入集成電路時代，體積日益縮小，規(guī)模容量逐漸增大這種晶體管串聯(lián)型常規(guī)電源難以滿足形勢發(fā)展的問題日益顯露。20世紀(jì)60年代后期，科技工作者對穩(wěn)壓電源技術(shù)進(jìn)行了一次新的總結(jié)，使開關(guān)電源和可控硅電源得到快速發(fā)展。與此同時，將穩(wěn)壓器的大部分元器件都集成在一塊硅基片上的集成穩(wěn)壓控制器也在不斷發(fā)展。從1967年美國BOBWLDLAR發(fā)明了第一塊集成穩(wěn)壓控制器UA723至今，集成穩(wěn)壓控制器已經(jīng)廣泛應(yīng)用于手持設(shè)備的電源設(shè)計中。今天，很多國外的知名半導(dǎo)體廠商都有了完整的電源穩(wěn)壓器集成IC的產(chǎn)品線，如NATIONALSEMICONDUCTOR美國國家半導(dǎo)體的LM系列工INEAR凌力爾特的LTC系列和TI德州儀器的”S系列等。雖然從線性穩(wěn)壓到開關(guān)穩(wěn)壓效率獲得了很大提升，但同時也帶來了噪聲和干擾的增大，所以在對電源穩(wěn)定度要求很高的應(yīng)用場合如模擬和RF環(huán)境下，仍然有線性穩(wěn)壓電源的用武之地。222線性電壓變換器線性LDOLOWDROPOUT的系統(tǒng)應(yīng)用原理圖比較簡單，如下圖22所示VOUTCOUTRLITRESF圖22線性LDO原理圖LDO只能實現(xiàn)輸入到輸出的降壓調(diào)節(jié)輸出，在穩(wěn)態(tài)條件下，從負(fù)載端看去LDO電壓變換器就類似一個電阻器，其等效阻值可隨負(fù)載電流人即凡而改變其等效阻值凡DO蛛一VIM/玲UTK凡下面結(jié)合LDO內(nèi)部的功能結(jié)構(gòu)圖23，分析凡M的可變控制的實現(xiàn)原理，Q1稱為調(diào)整管，位于輸入到輸出的主通路上，RCOO氣，R1R2為輸出電壓采樣反饋電阻，其阻值相比凡和凡DO很大，可忽略其對凡并聯(lián)阻值的影響，當(dāng)負(fù)載電阻變化或珠變化引起VOU,微小變化時，由反饋采樣電阻采樣VO，與內(nèi)部帶隙基準(zhǔn)源比較將VOUT的變化量經(jīng)由誤差放大器放大形成負(fù)反饋，產(chǎn)生對調(diào)整管驅(qū)動端的控制電壓編，因為工作于飽和區(qū)的QL的氣編/價編一味，K，為PMOS調(diào)整管的導(dǎo)電因子，VT為闡值電壓通過調(diào)節(jié)VCS來控制RNS，從而控制RLDO，實現(xiàn)穩(wěn)壓的目的東南大學(xué)碩士學(xué)位論文圖23LDO控制芯片內(nèi)部功能結(jié)構(gòu)圖ENABLE為使能端，用來在系統(tǒng)的空閑或睡眠模式等低功耗模式下關(guān)斷LDO，從而近一步降低系統(tǒng)靜態(tài)的功耗THERMALSENSE和CURRENTLIMIT是對芯片過熱和限流的保護(hù)LDO的輸出噪聲主要來自于BANDGAPREFERENCE這個模塊，BYPASS腳就是在BANDGAPREFEREE“的輸出端外接一個電容，與電路內(nèi)部的電阻組成低通濾波器，用以減小調(diào)節(jié)器的輸出噪聲。但是增加BYPASS電容一般IONF帶來的不利因素是LDO對ENABLE使能響應(yīng)速度會變慢從US級到MS級，因此如果LDO的應(yīng)用場合沒有低噪聲的要求或?qū)υ肼曇蟛桓?，一般建議可不加這個電容6L目前手持便攜應(yīng)用中的LDO采用諸如芯片級的超小型封裝，大小僅為幾平方毫米，而且多采用芯片內(nèi)置的頻率補(bǔ)償方案，使得傳統(tǒng)的依賴輸出電容的ESR產(chǎn)生的零點ZIIRESRCOVR來提高穩(wěn)定裕度不再成為必需，所以能夠?qū)崿F(xiàn)輸入和輸出只采用低ESR的陶瓷電容器的解決方案，所以成本較低，輸出紋波更小，多用于模擬或RF等對噪聲更加敏感的部分，缺點是只能降壓輸出，且壓差大時效率較低。效率17VOURI嶸223開關(guān)電感式電壓變換器開關(guān)電感式的各種電路拓?fù)浣Y(jié)構(gòu)及基本原理開關(guān)電感式DCDC變換器是用半導(dǎo)體功率器件作為開關(guān)，利用電感作為儲能元件將負(fù)載線路與源電壓一會相接，一會斷開，則負(fù)載上也得到另一個直流電壓，類似于斬波的原理。以降壓的斬波變換為例，如下圖24所示開關(guān)SL在周期方波的控制下，間歇性的開合，TL時間代表開關(guān)導(dǎo)通，T2時間代表開關(guān)斷開，T為控制方波的周期。通過SI將輸入直流電源進(jìn)行變換，再經(jīng)儲能濾波單元，得到輸出的平均直流電源UODUI，式中D為控制方波的占空比，IKTL/F。通過調(diào)節(jié)占空比D，可實現(xiàn)對UO的控制通常調(diào)節(jié)占空比方式有兩種，一種為PWMPULSEWIDTHMODULATION調(diào)節(jié)，維持T不變，改變TI另一種為PFMPULSEFREQUENCYMODULATION調(diào)節(jié)，維持TI不變，改變TPFM調(diào)制的缺點是容易產(chǎn)生諧波干擾，濾披器設(shè)計也比較困難。第二章手持設(shè)備的電源管理技術(shù)圖24降壓斬波示意圖由于半導(dǎo)體功率器件工作于開關(guān)狀態(tài)，所以其功率損耗相比于線性LDO的調(diào)整管的MOSFET要小得多，故開關(guān)DCDC的轉(zhuǎn)換效率很高，一般能達(dá)到Z左右。高效率是開關(guān)電源取得廣泛應(yīng)用的最主要原因，尤其在手持設(shè)備環(huán)境的低功耗要求下。開關(guān)電感式DCDC變換電路主要包括功率級和控制電路兩部分。功率級電路包括I功率半導(dǎo)體開關(guān)，常為功率MOSFET或集成于控制IC中和續(xù)流二極管2L,C儲能濾波單元控制電路在手持設(shè)備中的開關(guān)電感DCDC變換中一般為集成的控制器IC，完成對輸出采樣通過外部電阻網(wǎng)絡(luò)或控制IC內(nèi)集成的電阻網(wǎng)絡(luò)實現(xiàn)采樣，實現(xiàn)產(chǎn)生控制開關(guān)操作的占空比D的負(fù)反饋回路。根據(jù)功率級中開關(guān)和L,C儲能濾波單元間不同的拓?fù)溥B接結(jié)構(gòu)，不僅可實現(xiàn)降壓變化BUCK,還可實現(xiàn)升壓式BOOST、升_降壓式BUCKBOOST等幾種類型的DCDC變換。具體結(jié)構(gòu)形式如圖25所示BUCKBOOST東南大學(xué)碩士學(xué)位論文BUCKBOOST圖25常見開關(guān)電感式電壓變化功率級拓?fù)浣Y(jié)構(gòu)在手持設(shè)備中BUCK型變換器用的比較普遍，所以下一節(jié)以BUCK電路為例詳細(xì)分析電路的工作原理以及控制電路部分的分析BUCK型電壓變換器電路分析【71在進(jìn)行穩(wěn)態(tài)特性分析前，為簡化分析，做以下幾點假設(shè)1開關(guān)管，二極管均是理想元件，即導(dǎo)通時壓降為零，截至?xí)r電流為零2電感，電容是理想元件電感工作在線性區(qū)而為飽和，寄生電阻為零，電容的ESR為零3數(shù)學(xué)演算時輸出電壓中的紋波電壓與輸出電壓的比值小到允許忽略。一般工作情況下，電感電流在一個開關(guān)周期內(nèi)連續(xù)，稱為CCMCONTINUOUSCONDUCTIONMODE工作模式，當(dāng)負(fù)載電流很小時，開關(guān)電流不再連續(xù)而進(jìn)入一種DCMDISCONTINUOUSCONDUCTIONMODE工作模式，下面以CCM為前提進(jìn)行分析并給出二者的臨界條件現(xiàn)重畫LON幾“D,BUCK電壓變換電路如下圖2FI，開關(guān)S由功率MOSFETMI取代，D代表ML導(dǎo)通的時間TS為開關(guān)控制方波的周期，D為占空比。穩(wěn)態(tài)工作時的兩種狀態(tài)分別如圖2一中所示，RL一、司扣IL月BUCKON狀態(tài)VLLIL俄“、BUCKOFF狀態(tài)BUCK變換器穩(wěn)態(tài)工作狀態(tài)圖中箭頭為電流流向在ON狀態(tài)，輸入電壓通過電感L對電容C充電同時向負(fù)載供電，電感電流IL線性增加，到IULO時，電容由放電變?yōu)槌潆姡钡介_關(guān)斷開，進(jìn)入OFF狀態(tài)，由于L的感生電動勢，二極管D導(dǎo)通，電感向負(fù)載放電，維持負(fù)責(zé)的連續(xù)工作，電感電流隨之下降到IL05D_NLTS時的電感電流，TON為開關(guān)管一個周期內(nèi)的導(dǎo)通時間，TS為開關(guān)周期由上節(jié)分析的BUCK電路得下式111、代LT_I、一人二L司之SE一二，VI一VV,一VI,LF一IIL兀一T27兩式消去F后得“十，一_普二獷_I_,一乙_一L1又由一乙V,V,刀氣/V,有一DI11D“1D、一LT在穩(wěn)態(tài)情況下若IN存在微小擾動，忽略后兩項的IN的高階無窮第二章手持設(shè)備的電源管理技術(shù)_D二4“AFFN“1L1DJ00二AA/，若使電感電流的擾動收斂必須使一1CHZ左右由電源電壓變換器保證了較低的輸出阻抗從數(shù)KHZ到幾百MHZ，電源/地間并聯(lián)的旁路電容維持了電源系統(tǒng)的低阻抗，在更高的頻帶內(nèi)，電源/地層的分布電容對維持低阻抗開始發(fā)揮作用。從頻域角度看，設(shè)計電源的旁路電容就是在電路所關(guān)心的頻帶內(nèi)維持PDS系統(tǒng)的阻抗低于設(shè)計所定義的目標(biāo)阻抗。對電容的高頻特性影響最大的則是ESR和ESL，我們通常采用圖3FIC的簡化的實際模型。所以，電容也可以看成是一個串聯(lián)的諧振電路，其等效阻抗和串聯(lián)諧振頻率為IZ一了“2RJLS一命，F(xiàn)2X召LSCF為信號頻率，單位為赫茲HZ，有FML2RU為電容阻抗，單位為歐姆OHMRS為電容等效串聯(lián)電容ESR，單位為歐姆OHMC為電容容值，單位為法拉FLS為電容等效串聯(lián)電感ESL，單位為亨利HSINGLECAPRESPONSE5助T川已10000N昌場里01臺召旨1001LO1001000100001E51E61E71E81E9FREQUENCYHZCAPMURATAGRM311051A106ZA0110UF,6666PH,10MOHM圖38單個電容的阻抗一頻率曲線圖38所示為10UF的電容ESR10MOHM,ESL375曲的阻抗曲線。申聯(lián)自諧振頻率F,1/2RLC1/2R容的阻抗呈感性。由圖375X10“X10682MHZ，在高于FR的頻率范圍中由于ESL的影響，電3一顯示可知，單個電容只能在一定頻率范圍內(nèi)維持一定的低阻抗，例如在圖22第三章電源完整性理論與分析3S中大約在150KHZ到400MHZ內(nèi)阻抗小于1歐姆。為了在更寬的頻率范圍內(nèi)獲得更低的阻抗指，實際中需要將更多的，自諧振頻率不同的電容并聯(lián)使用，考慮兩個不同值的電容并聯(lián)的情況，如圖39所示城貓啞顧皿誦1百巴腳月習(xí)甘CAPACITORLISTRESPONSES山一T創(chuàng)已OF00L101加100的國ID1司1叮1DI口一，兩個電容并聯(lián)及其阻抗曲線為了簡化計算，得到定性的分析結(jié)果，設(shè)R1R2R,CLC2,L1L2，說明FRLFR2有龍WL,一1/GC,凡ML2一1/RV幾Z,R十JXZ2RJX2二下一RJX,RJX22RJX,弋XL,Z,X2Z2分別為電容的電抗和阻抗，Z為并聯(lián)后總的阻抗Z的實部和虛部分別為REZR2R，一X,戈戈弋2戈凡RZX,弋在FINZ04R2X,X22時發(fā)生諧振，即X,X2一一A或,LMZ4R2戈弋2R2X,X2一B在這一點，阻抗等于阻抗表達(dá)式的實部。當(dāng)CL的電抗為感抗并不斷增加時，C2的電抗為容抗并不斷減小，并且兩個電抗相等時，才有A滿足，這一點叫做反諧振點ANTIRESONANCE或并聯(lián)諧振點PARALLELRESONANTANCE，其位于FRL和FR2之間反諧振時，能最在電感和電容間進(jìn)行周期性的交換，這樣流經(jīng)電源系統(tǒng)的電流很小，系統(tǒng)表現(xiàn)出高阻抗特性。假設(shè)R很小，B條件只會在當(dāng)XI或者X2很小時才發(fā)生。且此時X1和X2一定異號，因此，系統(tǒng)的諧振點一定位于FRL和FR2之間。在FRL點，阻抗的幅度R2X224R2戈234在RX2時，值為R在RX2時，值為R/2。在FR2點情況類似。所以，阻抗函數(shù)取得最小值不是位于系統(tǒng)的自諧振頻率上，也不是位于電容的自諧振頻率上，兩個電容并聯(lián)時，阻抗的最小值比ESRR的值小，當(dāng)X2變小時，或者電容間的自諧振頻率相互靠近時，或者電容的數(shù)量增加時，阻抗的最小值隨之減小。在反諧振點，如果XX2，系統(tǒng)阻抗為R十2X22R35當(dāng)R很小時，Z值與R近似成反比，如果RX，系統(tǒng)的阻抗將很大。所以，為了得到較平坦的阻抗曲線，隨著ESR的減小，在反諧振點上X1和X2也要變小，這意味著FRL和FR2彼此靠得更近這說23東南大學(xué)碩士學(xué)位論文明了隨著ESR的減小，需要更多的電容才能達(dá)到一個相對平坦的阻抗曲線3旁路電容的選用原則根據(jù)上述的分析，旁路電容的作用在其串聯(lián)諧振點最為有效，但旁路電容之間或電容的ESL與電源地層間會存在并聯(lián)諧振的現(xiàn)象，發(fā)生并聯(lián)諧振時阻抗值往往會超過目標(biāo)阻抗，為了調(diào)節(jié)發(fā)生并聯(lián)諧振的頻率和減小并聯(lián)諧振的影響，在選擇旁路電容時盡量選擇多種電容值，并且將多個電容并聯(lián)，其串聯(lián)諧振頻率在發(fā)生并聯(lián)諧振的頻點附近，可以將并聯(lián)諧振頻點往高頻移動，使其落在所關(guān)心的頻帶范圍之外，并減小諧振時的阻抗。323電源/地平面的諧振在較慢速的瞬態(tài)電流變化時，同步開關(guān)噪聲主要由寄生的感性效應(yīng)引起，寄生電感的主要來源是嗓聲源芯片與電源地層的連接電感和集成電路的引腳封裝電感。采用大面積鋪銅的電源層與地層的寄生電感較小，一般可忽略其影響。但在更快速的切換時，電源層與地層可視為一個動態(tài)的電磁系統(tǒng)，必須考慮其傳輸效應(yīng)，因而PCB板的電源地層構(gòu)成了一個平行板波導(dǎo)PARALLELPLATEWAVEGUIDE，在諧振頻率RESONANTFREQUENCIES點，由器件狀態(tài)轉(zhuǎn)換產(chǎn)生的瞬態(tài)電流形成的電磁能量中大部分被電源地層獲取，形成諧振RESONATOR諧振時在層間傳播的電壓波導(dǎo)致不同位置處的電壓波動，可能會導(dǎo)致遠(yuǎn)離噪聲源的敏感器件被誤觸發(fā)。對于典型的200UM的電源地層間距和最高至3GHZ的頻率來說，可只考慮平行板波導(dǎo)的TEM模式，因為對其他模式來說遠(yuǎn)低于它們的截止CUTOFF頻率。在實際中有限尺寸的電源地層還可視為一個由兩個理想導(dǎo)電墻兩個層PERFECTLYCONDUCTINGWALLS,PEC和四個非理想墻板邊界組成的平板諧振箱。由于TEM模式和自由空間平面波的模式失配，在板邊界發(fā)生能量反射和輻射，產(chǎn)生高頻噪聲和EM23。其他的諧振還包括旁路電容以及表面帖裝器件SURFACEMOUNTEDDEVICE,SMD的寄生參數(shù)與電源地層的寄生電容產(chǎn)生的RLC諧振等等。通過改善布局和對噪聲器件加旁路電容去藕和對電源地層的去藕，可將電源地層的諧振頻率向上“搬移“出電路的工作頻帶外或降低共振強(qiáng)度，有效得減小因諧振而產(chǎn)生的電源地間的噪聲電壓24133電源完整性與信號完整性331高速信號的定義伴隨集成電路設(shè)計技術(shù)和制造工藝技術(shù)的進(jìn)步，CMOS晶體管特征尺寸一晶體管的可生產(chǎn)的最小溝道長度越來越小，器件的開關(guān)時間也越來越短隨之而來的是信號的上升時間和時鐘頻率越來越高，定義信號的上升時間為終值的10到90這段時間，稱為1090上升邊，也有定義2080的上升邊上升邊與時鐘頻率的近似關(guān)系為251RT二2一36LOXFPMRT表示上升邊，單位為NS兒OD表示時鐘頻率，單位為GHZ一般認(rèn)為上升時間小于4倍信號傳輸延遲時可視為高速信號，信號的傳輸延遲與信號經(jīng)過的互連線長度關(guān)系如下TD鯉37VTD表示延遲時間，單位為NSLEN表示互連線長度，單位為INCHV表示信號的速度，單位為INCH/NS信號速度V由麥克斯韋方程求得，有1VEA蕊38第三章電源完核性理論與分析EU表示自由空間的介電常數(shù)，其值為889X102F/ME,表示材料的相對介電常數(shù)FRO表示自由空間的導(dǎo)磁率，其值為4TXLEH/M從表示材料的相對導(dǎo)磁率實際中，幾乎所有的互連材料的相對導(dǎo)磁率都為1,PCB中常用的板材介質(zhì)材料FR4環(huán)氧樹脂和玻璃纖維的在頻率500MHZ到10GHZ范圍內(nèi)，介電常數(shù)在4045之間變化，計算時取約等于4,代入上式得V6INCH/NS1524CM/NS，此可作為一個經(jīng)驗數(shù)據(jù)332信號完整性概念廣義上。信號完整指的是高速系統(tǒng)中由互連線引起的所有問題，主要研究互連線與數(shù)字信號的電壓電流波形相互作用時其電氣性能參數(shù)如何影響系統(tǒng)的性能。所有這些問題分為以下三種影響和后果1251,1時序由于互連線的傳播延遲造成數(shù)字系統(tǒng)中的時鐘偏移CLOCKSKEW和信號的滯后，這些與電路的時序分析與預(yù)算相關(guān)的因素，潛在的影響了電路的時序問題和速度性能。2噪聲當(dāng)滿足高速信號的條件時，系統(tǒng)中的互連線對信號來說不再是透明的了，而必須當(dāng)作傳輸線來處理。對單個網(wǎng)絡(luò)的信號來說就會產(chǎn)生由于不恰當(dāng)?shù)幕ミB線設(shè)計造成的阻抗不匹配而產(chǎn)生信號的反射，過沖及振鈴現(xiàn)象，信號時域的波形產(chǎn)生畸變，可能造成開關(guān)器件的誤動作或?qū)ζ骷斐蓳p傷。對兩個或多個鄰近網(wǎng)絡(luò)的高速信號來說，因為串?dāng)_也會在信號上產(chǎn)生疊加的噪聲。串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁能最通過互容和互感藕合對相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場在同一區(qū)域里的相互作用而產(chǎn)生的?；ト菀l(fā)藕合電流，稱為容性串?dāng)_，而互感引發(fā)藕合電壓，稱為感性串?dāng)_。在PCB上，申擾與互連線長度、線間距以及參考地平面的狀況等有關(guān)。3電磁干擾EMI1N定義電磁干擾EMI指電路板發(fā)出的雜散能量或外部進(jìn)入電路板的雜散能量，它包括傳導(dǎo)型低頻EMI,輻射型高頻EMIESD靜電放電或雷電引起的MI。傳導(dǎo)型和輻射型EMI具有差模和共模表現(xiàn)形式差模EMI每個電流都存在一個閉環(huán)回路，當(dāng)電流從一個器件流入另一個器件，在導(dǎo)線上就會產(chǎn)生大小相同的回流，從而構(gòu)成閉合回路。在PCB上，當(dāng)信號流過導(dǎo)線，如果信號頻率低最多幾百HZ，回路電流就會沿著阻抗最小的路徑，通常是最短且1或最寬的路徑，流回到發(fā)送信號的器件。一旦信號頻率超過幾百KHZ但還在低頻范圍內(nèi)，回流信號就會與信號源發(fā)送的信號產(chǎn)生電場和磁場的禍合作用。這就要求回路應(yīng)會盡可能靠近始發(fā)信號路徑。在頻率較高時，當(dāng)一條導(dǎo)線直接在接地層上布置時，即使存在更短的回路，回路電流也要直接從始發(fā)信號路徑下的布線層流回信號源。在高頻情況下，回路電流要沿著具有最小限抗的路徑返回信號源，即電感最小和電容最大的路徑這種靠大電容禍合抑制電場，靠小電感禍合抑制磁場來維持低電抗的方法稱為自屏蔽。根據(jù)每條導(dǎo)線的回路布線，就能實現(xiàn)自屏蔽電路中器件輸出的電流流入一個負(fù)載時，就會產(chǎn)生差模EMI。電流流向負(fù)載時，會產(chǎn)生等值的問流。這兩個方向相反的電流，形成標(biāo)準(zhǔn)差模信號電路板只能近似達(dá)到一個理想的自屏蔽環(huán)境，完全抵消信號通路及其回路之間的電場和磁場是不現(xiàn)實的，殘留的電磁場就形成了差模EMI共模EMI電流流纖多個導(dǎo)電層，如PCB上的導(dǎo)線組或電纜，就會產(chǎn)生共模輻射典型的共模輻射回路電流流經(jīng)高阻抗路桂時產(chǎn)生，進(jìn)而產(chǎn)生很大的磁場。磁場以共模電流的形式將其能量禍合到導(dǎo)線組、電線或電纜之中，共模特性表現(xiàn)為這些導(dǎo)線組中的感生電流方向全部相同，由于這些導(dǎo)線沒有形成回路，所以不能產(chǎn)生相反方向的電磁場向外輻射能量的大天線就是這樣形成的。更糟糕的是流入和流出電路板及其外殼的導(dǎo)線、電線或電纜的屏蔽罩中也能產(chǎn)生共模電流。因為共模電流是我們所希望的路徑之外的電流，可能流過很大的回路面積，而電流的回路面積對EM有重要的影響，所以共模EMI往往成為比較主要的問題。東南大學(xué)碩士學(xué)位論文333PI與SI的關(guān)系信號完整性通常關(guān)心的是時鐘信號的抖動以及信號波形的上升壓降/保持時間，電源完整性通常關(guān)心的是工作器件所承受的實際電源電壓波動。信號完整性技術(shù)經(jīng)過幾十年的發(fā)展，其理論和分析方法都己經(jīng)較為成熟，電源完整性是一種較新的技術(shù)，它被認(rèn)為是高速高密度PCB設(shè)計目前最大的挑戰(zhàn)之一。二者概括比較，如下表271表31信號完整性與電源完整性信號完整性電源完整性性質(zhì)時域的概念一頻域的概念發(fā)展水平技術(shù)相當(dāng)成熟理論在不斷完善視9試方法阻抗測試，波形測試，眼圖一網(wǎng)絡(luò)分析儀仿真工具非常豐富，功能強(qiáng)大一功能不斷提高電源完整性與信號完整性有密切的關(guān)系。穩(wěn)定的電源供應(yīng)是良好的信號品質(zhì)的基礎(chǔ)，而良好的信號品質(zhì)也能降低電源噪聲的產(chǎn)生，兩者相輔相成。具體可從以下幾點說明阻抗控制解決信號完整性的有效辦法很大程度上基于對互連線阻抗的控制，在微帶線，帶狀線等單端傳輸線的互連線中，都是以靠近信號路徑的電源層或地層作為信號的返回路徑，此時稱為參考層，保證返回路徑的連續(xù)性才可更有效的保證在整個信號路徑上傳輸線阻抗的一致。電源地層間的充分去藕也有效減小發(fā)生返回路徑在電源和地層間切換時對傳輸線阻抗的影響同時，參考層的完整也減小了電源和地路徑的寄生阻抗，減小了電源反彈和地反彈噪聲，有利于電源的完整性。串?dāng)_控制控制串?dāng)_最實際的兩種方法是A在走線之間進(jìn)行隔離BAI線靠近相應(yīng)的參考層。串?dāng)_與走線到參考層之間距離的平方成反比U1公共地阻抗禍合公共地阻抗藕合是系統(tǒng)內(nèi)傳導(dǎo)型EMI的一種主要途徑，其產(chǎn)生的共模嗓聲與公共的地阻抗值成正比，低阻抗的電源平面和地平面設(shè)計也有效地減小了因公共地阻抗而發(fā)生的EMI的危害性。公共阻抗的大小與電源地層間距，層厚度和層間介質(zhì)的介電常數(shù)等因素相關(guān)。地彈噪聲上節(jié)所論述的地彈噪聲在芯片和PCB間產(chǎn)生共模電壓，此電壓會疊加在其他信號電壓上，產(chǎn)生信號完整性問題。地彈噪聲電壓通常比信號電壓要小，而且不會影響發(fā)送端的信號，但對接收信號會產(chǎn)生影響。例如，對TTL電路來說，以零電平為參考電壓，如果輸入信號電壓為VIN,噪聲電壓為VGB，那么接收端實際判別的信號幅度減小為VINVGBCMOS電路是以電源和地電壓的平均值為參考電平，地彈噪聲對信號的影響本質(zhì)是一樣的。信號回路面積控制EMI最重要的原則就是控制回路面積221。信號回路面積是指從信號的源開始，通過走線到信號接收端，從信號接收端再到參考層，在參考層中通過走線下方的路徑流到信號源的下方，最后再回到信號源的閉合回路的面積。簡單得說，這個回路所包含的面積等于走線的長度乘以走線到參考層的高度。高頻的共模EMI是與回路面積緊密相關(guān)的，如果要想把EMI減少到最小，就必須把回路面積減少到最小直流電壓對高速的回流信號沒有任何意義，回流信號在電源層和地層是一樣的，從交流角度看，電源層和地層沒有任何區(qū)別，即可以說兩個層是被旁路電容交流短路的。此時，靠近芯片的旁路電容充當(dāng)了信號源的角色，有效得減小了高頻信號回路的面積，從而控制了EMI，同時完整的電源和地層還能對處于層間的信號起到屏蔽的作用，提高系統(tǒng)的抗干擾能力。良好的電源完整性和低阻抗的PDS設(shè)計對高速系統(tǒng)的信號完整性和EMI控制具有十分重要的意義，其實本質(zhì)上三者本來就是息息相關(guān)的，本小節(jié)只是偏重從幾個不同概念的角度對它們之間的關(guān)系加以審視，實踐中往往解決好了一個問題，同時也會帶動好其他問題的解決。第三章電源完整性理論與分析4本章小節(jié)電源完整性是指電源經(jīng)過電源分配系統(tǒng)PDS后為負(fù)載器件提供低噪聲的滿足器件要求的工作電壓。PDS由電壓變換電路，電源地層，旁路電容的相互連接構(gòu)成。影響電源完整性的主要因素為DELTAI噪聲，旁路電容的寄生效應(yīng)，電源地平面的諧振等。電源完整性，信號完整性與系統(tǒng)EMI是緊密相關(guān)的三個方面，未來的研究熱點是統(tǒng)籌各個因素進(jìn)行綜合分析。3卜A卜卜東南大學(xué)碩士學(xué)位論文第四章電源分配系統(tǒng)設(shè)計與仿真41硬件平臺介紹本課題所基于的硬件平臺為一款手持式GPS導(dǎo)航設(shè)備，在具備傳統(tǒng)的PDAPERSONALDIGITALASSISTANT所具有的個人信息管理、電子計算、數(shù)據(jù)存儲、電子文檔閱讀、音樂播放、網(wǎng)絡(luò)通信等功能基礎(chǔ)上，更具特色的應(yīng)用是在功能日漸強(qiáng)大的嵌入式處理器平臺和操作系統(tǒng)基礎(chǔ)上。加上GPSGLOBALPOSITIONINGSYSTEM定位功能模塊和先進(jìn)的導(dǎo)航軟件系統(tǒng)，實行精確的全球定位和導(dǎo)航功能，適合應(yīng)用于汽車駕駛導(dǎo)航，大范圍定位管理等環(huán)境下整個設(shè)備的功能框圖如下圖41硬件平臺架構(gòu)穩(wěn)定可靠的電源是電路