預上學位論文摘要隨著集成電路鞭率的提離和多核時代的至4來，傳統(tǒng)的高速逸互連技術(shù)囂臨譽越來越嚴重的麓頸問題，而離速下的光甄連具有電互連無法比擬的優(yōu)勢，成為未來電囂連的理想替代者，也成為秘學駢究的熱點閽題。目蘺，由OIFOPTICALLNLE翔婚VO呔INGFO翔M，光網(wǎng)絡論壇論壇提出酶甚蘧距離光互連協(xié)議，主要箍向主干黼，其延遲、功耗、兼窯性等都不麓滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級既光互連協(xié)議其有菲常熏要薛研究意義。本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設計，鏈路攫功能包括了協(xié)議愿語設計，數(shù)據(jù)幀格式和數(shù)搖毖輸流程設計，流量控制輥割設計，協(xié)議通道初始億設計，錯誤檢測機制設計和空閑字符產(chǎn)生、時鐘補償方式設計；物理層功能包含了數(shù)據(jù)的串化和解串功熊，多通道情況下豹綁定秘戇，數(shù)據(jù)編解瑪功能等。然后，文章采用FPGAFIELDPROGRAMMABLEGATEARRAX現(xiàn)場可縞程門陣到技術(shù)實現(xiàn)了定鍘協(xié)議的單通道模式。重點是數(shù)掘鏈路層的實現(xiàn)，物理層采用定制具備英功能的IPINTELLECTUALPROPER瓢知識產(chǎn)投球OCKETLO來實現(xiàn)。實現(xiàn)的過程中，采用了XILINX公司的ISEINTEGRATEDSYS嘲EN、哇RO啪EN妻集成開發(fā)環(huán)境開發(fā)流糕，使嗣的設計工具包括LSE，MODELSIM，S”PIFY，CHIPSCOPE等。最后，本文對實現(xiàn)稚協(xié)議進行了軟件仿真和上授測試，諺真和測試結(jié)果襲明，實現(xiàn)數(shù)單通道模式，支持的最嵩率行頻率達到35GHZ，完全滿足了必互連驗證系統(tǒng)初鶴的要求，同時由ROCKETIO的高速串杼差分掰得到的鼴圖質(zhì)量良好，表明對物理蘑LP的定制是成功豹。關鍵詞；板綴；光互連；協(xié)議FPGA；ROCKETIO牡碩士學位論文插圖索弓圖11VSR協(xié)議的位置2圖12板級光互連系統(tǒng)框圖5圖21SERDES總體框圖9圖22接收端時鐘修正9圖23通道綁定10圖248B，10B碼符表示11圖25用戶數(shù)據(jù)幀格式，13圖26用戶數(shù)據(jù)幀的發(fā)送流程14圖27流量控制一15圖28流控數(shù)據(jù)幀格式15圖29協(xié)議主要用戶接口16圖210數(shù)據(jù)幀包含填充字符發(fā)送時序一18圖21L數(shù)據(jù)幀包含填充字符接收時序18圖212通道初始化圖18圖213軟錯誤處理流程19圖214IDLE字符序列實例20圖215數(shù)據(jù)在協(xié)議定義通道中的傳送21圖31FPGA開發(fā)流程23圖32VIRTEXIID系列FPGA內(nèi)部結(jié)構(gòu)圖26圖33CHIPSCOPE工作原理30圖41ROCKETIO結(jié)構(gòu)框圖32圖42ROCKETIO時鐘配置33圖43ROCKETIO的復位模塊34圖44協(xié)議單通道實現(xiàn)框圖34圖45子鏈路模塊BOXLANE框圖36圖46子鏈路初始化狀態(tài)機一37圖478BLOB編碼模塊38圖4圖4圖4圖48B10B編碼框圖3916B20B編碼原理圖一39016B20B編碼仿真結(jié)果39L8B10B解碼模塊40V1板級光互連協(xié)議研寬與FPGA實現(xiàn)圖41216B20B解碼驗證原理圖4L圖41316B20B編解碼仿真波形41圖414協(xié)議原語產(chǎn)生原理圖4L圖415空閑字符產(chǎn)生模塊一43圖416IDLO字符產(chǎn)生仿真波形44圖417通道驗證狀態(tài)轉(zhuǎn)換圖44圖418流控請求和晌應時序45圖419發(fā)送端狀態(tài)轉(zhuǎn)換圖45圖420接收端接口與仿真波形46圖42L協(xié)議單通道實現(xiàn)源文件組織結(jié)構(gòu)圖47圖51協(xié)議測試框強49圖52單字數(shù)據(jù)幀的發(fā)送和接收波形5O圖53多字數(shù)據(jù)幀的發(fā)送和接收波形50圖54填充仿真發(fā)送端波形5L圖55填充仿真發(fā)送端波形5L圖56流控請求發(fā)送仿真波形5L圖57數(shù)據(jù)幀被流控中斷仿真波形52圖58中斷數(shù)據(jù)幀在接收端的仿真波形。52圖59流控請求到發(fā)生作用的羼期間隔52圖510關鍵路徑電路圖53圖51L數(shù)據(jù)幀發(fā)送的后時序仿真圖54圖S12數(shù)據(jù)楨接收的后時序仿真圖54圖513BOX10BOX梅議驗證板55隔514CHIPSCOP在線抓取數(shù)據(jù)圖55圍515SERDES眼圈56圖516功耗分析報告58VLL碩士學位論文附表索引表11VSR4的嫂姊工作方式。一2表218BLOB編碼中的K字符12表22協(xié)議定義的原語13表23各種類塑數(shù)據(jù)的傳輸優(yōu)先級14襲24暫停域定義16表31VIRTEXIIPRO系列產(chǎn)品的主要技術(shù)參數(shù)一27表41ROCKETLO的時鐘列表。33表5。L時序報告。53表52資源耗用57VHL湖南大學學位論文原創(chuàng)性聲明本人鄭重聲明所呈交的論文是本人在導師的指導下獨立進行研究所取得的研究成果。除了文中特別加以標注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律后果由本人承擔。作者簽名彭成日期肋擴年鑰P日學位論文版權(quán)使用授權(quán)書本學位論文作者完全了解學校有關保留、使用學位論文的規(guī)定，同意學校保留并向國家有關部門或機構(gòu)送交論文的復印件和電子版，允許論文被查閱和借閱。本人授權(quán)湖南大學可以將本學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。本學位論文屬于L、保密口，在年解密后適用本授權(quán)書。2、不保密試請在以上相應方框內(nèi)打“”作者簽名勤茂刷磁氫碲鐸1日期P穹年牛月歸日日期D礦年年月，乙日碩IJ學位論文11選題背景及意義第L章緒論11。L電互連發(fā)展的瓶頸隨著VLSLVERYLARGESCALINLEGRATEDCIRCUIT，超大規(guī)模集成電路技術(shù)的發(fā)展，主流微處理器的主頻都已經(jīng)達到1GHZ以上，INTELPENTIUM4的主頻已經(jīng)達到3GHZ，而POWER4、AMD的ONERATON、ITANIUM等高端CPU的主頻也接近2GHZ。據(jù)估計，摩爾定律還會有效十年以上，屆時處理器的主頻可以達到LOGHZ以上。但是處理器主頻提高，帶來的問題就是處理器和其他低速外部設備的連接出現(xiàn)了不匹配。傳統(tǒng)的共享并行系統(tǒng)總線的頻率受限在200MHZ左右，雖然可以利用DDRDOUBLEDATERATESDRAM，雙倍數(shù)據(jù)速率同步動態(tài)隨即存儲器、QDRQUADDAT8RATESDRAM，四倍數(shù)據(jù)速霉同步動態(tài)隨即存儲器等技術(shù)提高數(shù)據(jù)率，褪并行總線之間受串擾和阻抗匹配等因素而受到限制。藹串彳亍總線卻能較好地解決高頻電信號傳輸中阻抗匹配、串擾、損耗等問題，近年來成為一種互連趨勢。這一點從系統(tǒng)IO總線的發(fā)展可以很明顯的看到早期的ISAINDUSTRYSTANDARDAFCHITEET甜E，工業(yè)標準架構(gòu)、EISAEXTENDEDINDUSTRYSTANDA穗AFCLITECTURE，擴展的工業(yè)標準架構(gòu)、PCIPERIPHERALCOMPONENTINERCONNECL，外圍部件互連標準及其PCI衍生出來的PCIX、AGPACCELE豫TEDGRAPHICSPORI，加速圖形接口總線采用的都是并行總線，直到PCIEXPRESS的出現(xiàn)。PCIEXPRESS【2J是采用多通道串行傳輸方式來獲取薅數(shù)據(jù)帶寬。數(shù)據(jù)串行化需要高速SERDES例SERIALIZE和DESORIALIZE，串行和解串來實現(xiàn)，目前高速SERDES器件的主流產(chǎn)品是25G一3G，5G的收發(fā)器產(chǎn)品也已經(jīng)走向市場。據(jù)估計，基于主流的FR4FLAMERETARDANTSUBSTRATE，玻璃纖維膠片底板和CMOS技術(shù)，5GHZ的串行信號可以可靠傳轅L米以上。在03年上半年開始，有幾家公司相繼發(fā)布了LOGHZ的SERDES產(chǎn)品。但是信號在銅線上傳輸?shù)膿p耗包括了趨膚效應損耗F4】和介質(zhì)損耗I51，這兩種損耗和頻率的關系分別為S力EXP氟1歹，0廠，D門EXP一K抑。隨著頻率的增加，這種損耗將呈指數(shù)增加。對FR4型PCB底板，10GHZ已經(jīng)達到了極限。而光互連與電互連相比，有明顯的優(yōu)勢71，因為光波具有巨大信息傳輸帶寬，它比微波高5個數(shù)量級，比無線電高67個數(shù)量級，條光纖的傳輸帶寬理論上為50T以上，在短距離傳輸損耗幾乎為零，此外還具有低功耗、無串擾，重量輕、密度高等特點。且不同波長的光可以通過碩1學位論文口SFI，SERDESFRAMERINTERFACE、系統(tǒng)數(shù)據(jù)包接口SPI，SYSTEMPACKETINTEFFACE和時分復用交換接口TFI，TDMFABRICINTERFACE等。其所要處理的是復雜的SDHSONET數(shù)據(jù)幀格式包，因此其實現(xiàn)電路相當復雜，數(shù)據(jù)處理延遲大，對上層協(xié)議支持單一，接口復雜等等。如果將其應用在扳級、芯片級光互連將會使光互連的優(yōu)勢消失掉。因此，為了使短尺度光互連發(fā)揮其效能，尤其為滿足板間、芯片間互連要求，必須重新定制協(xié)議的功能模型，設計一種輕量級、點對點、低延遲、高速的串行透信協(xié)議，同時使它易于擴震，能支持多通道融合，由于目前國際上缺乏專門針對這一距離范圍內(nèi)光互適連接協(xié)議標準，因此在這種情況下，在這方面做一些研究工作是十分有意義的。L。2國內(nèi)外研究現(xiàn)狀INLEL公司系統(tǒng)技術(shù)實驗室高級主管賈斯廷，瑞特納本2004年在東京接受采訪時表示INTEL正在開發(fā)一種光互連技術(shù)，以取代筆記本電腦與服務器中的銅線連接，認為這項技術(shù)有望在35年內(nèi)推向市場。與此同時，芯片組的光互連技術(shù)也在開發(fā)。很多其他的公司也在開發(fā)光互連技術(shù)。1。21國外研究動態(tài)由于光互連在離速下有蓑電互連不可比擬的優(yōu)點，受到全世界工業(yè)界和學術(shù)界的重視，各大公司紛紛投入資源進行研究，開發(fā)技術(shù)，力圖在下一輪技術(shù)競爭中站在有利的位置。例如美國的INTEL，IBM，日本的SONYNEC，歐洲的IMEC，ASSOCIATEDLA等等。80年代，美翻星球大戰(zhàn)計劃提出發(fā)展金光系統(tǒng)，在這期間出現(xiàn)了第一臺基于全光SEEDSELFELECTROOPTICEFFECTDEVICE，自電光效應器件器件【L”的全光中央處理器；接下來的十年里是光電混合系統(tǒng)的迅速發(fā)展時期，美國、歐菸體、日本等制定了20多項專項計劃資助光互連技術(shù)研究并形成了第一代帶光窗口的大規(guī)模集成電路“CMOSSEED器件和系統(tǒng)”和第二代帶光窗口的大規(guī)模集成電路“CMOSVCSEL器件【1S1和系統(tǒng)”。2003年美國DARPA制定下一代高性能計算機重大專項HPCS計劃HI曲PRODUCTIVITYCOMPUTINGSYSTEMSINITIATIVE投資3000萬美元給IBM和AGILENT原HP的光電子部進行光互連技術(shù)研究，該項研究的目的是發(fā)展一種體積只有芯片大小?？捎糜谖⑻幚砥髦g進行TE豫BITS光互連的模塊。歐共體也制定了0PTICALINTERCONNECTION重大專項，研制“帶光互連層的多層PCBPRINTEDCIRCUITBOAFD，印刷電路板板”。2005年美國投資約4000萬美元，研制集商性能計算機、通訊和可視功能于一體的超小型和低功耗的設備，應用于航天和軍事現(xiàn)代化系統(tǒng)。美國國家科學基金會自1994年起每年撥款給佐治甄理工學院封裝研究中扳級光互近協(xié)泌岍究與FPGA實現(xiàn)心50100萬美元用于光互聯(lián)技術(shù)研究。2005年和2006年，INTEL在硅基發(fā)光方面取得一系列突破性進展，研制成功全硅激光器和全硅光調(diào)制器，為降低成本、實現(xiàn)芯片內(nèi)光豆聯(lián)成為可能。美國LUXTERA公司更是宣稱己經(jīng)實現(xiàn)了10GBPS的硅光技術(shù)的產(chǎn)品化。122國內(nèi)研究動態(tài)在國內(nèi)，很多的公司，大學以及科研院所進行光互連的楣關研究。中科院計算所2004年研制的光互連實驗系統(tǒng)，使用了VCSELPIN陣列模塊，8路并行可以達到20GBPS以上的點對點傳輸帶寬。憑借在龍芯CPU研制方面的積累，目前已開始投入帶光窗口的芯片方面的研究。華中科技大學光電子科學系寬帶光交換鞠光互連研究室，從事光交換和光互連技術(shù)研究已有20余年，1998年，在美國BELLLABS的協(xié)作下，研制成功了帶光窗口的EASICAPPLICATIONSPECIFICINTERGRATEDCIRCUITS，專用集成電路，即SEEDCMOS芯片。2O年研制了一個自蠢空間光交換模塊。十五期聞，完成了多機柜光互連系統(tǒng)和所有相關的光電子器件的開發(fā)。如并行發(fā)射和接收模塊、FR4光纖網(wǎng)絡背板，MPOMULTI一助ERPUSHON，多芯連接器并行跳線已經(jīng)成為產(chǎn)品應用于T比特容量的交換系統(tǒng)和新型計算機系統(tǒng)。中科院半導體所長春光機所，在VESEL研究方麗取得進展。2004年，長春光機所在國際上首次研制出大直徑裹功率VCSEL器件，500蚌M、600肄M、700PM直徑下，連續(xù)波光功率輸出均達到195W。研制出高功率密度的VCSEL器件，200M直徑，LONS脈寬，100HZ條件下峰值光功率105W。并已研制出44列陣VCSEL器件，進一步的工作正在進行中。目前12路VCSEL陣列F201可以達到30GBPS帶寬，已經(jīng)有10GBPS的VSR系統(tǒng)實現(xiàn)。并己開始研究硅基發(fā)光技術(shù)。中科院西安光機所在光傳輸和光交換領域取得了進展，已實現(xiàn)了50GBPS全光數(shù)據(jù)壓縮器、30GBPS波長轉(zhuǎn)換器和實驗實現(xiàn)25GBPS的全光解壓縮器。并在進行更高帶寬的全光壓縮器光解壓縮器、全光翹垃加載T；剮系統(tǒng)和光交換網(wǎng)絡的研制。中科院微電子所，借助微電子封裝方面的基礎，正在開展SOP1SYSTEMONPACKAGE，系統(tǒng)級封裝光互連方面的研究。中稃院深圳先避技術(shù)研究院在進行高速低功耗數(shù)模混合光互連集成電路、系統(tǒng)集成等方面的研究。13本課題的來源及所做的主要工作本課題來源于中科院深圳先進技術(shù)研究院與中科院微電子所臺作申請的863項目“芯片一碩L。學位論文第2章BOXTOBOX互連協(xié)議設計BOXTOBOX協(xié)議面向的是點對點的數(shù)據(jù)傳輸，無需考慮交換、路由等功能。同時，本文定制的協(xié)議也不考慮物理層中的傳播介質(zhì)，它主要研究互連協(xié)議的設計與實現(xiàn)問題。21概述互連協(xié)議關注的是收發(fā)雙方問的數(shù)據(jù)傳輸，為了能夠在傳輸中正確的處理數(shù)據(jù)，它必須能夠解決如下問題【22】1數(shù)據(jù)傳輸方式網(wǎng)絡能夠以串行或并行傳輸?shù)姆绞焦ぷ?。前者可獲得高的傳輸速率和傳輸距離。而后者由于存在有碼問干擾、信號偏移和直流偏置等問題，嚴重影響其工作速率和傳送距離；2介質(zhì)訪問控制方法網(wǎng)絡設施需要一種訪問方法，才能獲得對傳播介質(zhì)的控制，這一點對于共享介質(zhì)的網(wǎng)絡尤為重要，對于點對點的互連，則不需考慮，因為它們之問永遠存在一條物理數(shù)據(jù)通道；3數(shù)據(jù)編解碼算法數(shù)據(jù)傳輸時如果不對原始數(shù)據(jù)進行加工，接收方將不可能正確的接收數(shù)據(jù)，因為接收方并不知道發(fā)送方會以什么樣的時鐘頻率發(fā)送數(shù)據(jù)，也就無法正確判斷一個信息單元的開始和結(jié)束。對原始數(shù)據(jù)進行編碼，能夠使其攜帶發(fā)送方的時鐘信息讓接收方與發(fā)送方同步，從而保證了數(shù)據(jù)傳輸?shù)恼_性，同時，好的數(shù)據(jù)編解碼算法可以使數(shù)據(jù)傳輸具有極高的速率和極低的錯誤率。4數(shù)據(jù)與控制信息的區(qū)分方法在傳輸過程中，接收方可能接收到數(shù)據(jù)，也可能接收到控制信息，協(xié)議中必須有方法來區(qū)分它們；5數(shù)據(jù)封裝方法用戶數(shù)據(jù)以離散的數(shù)據(jù)包或幀的方式發(fā)送，每個數(shù)據(jù)幀包括幀頭和幀尾可選。它們是實現(xiàn)很多協(xié)議功能的地方。在接收端，這些幀頭、幀尾被刪除，數(shù)據(jù)被重新裝配，恢復出原始數(shù)據(jù)。此外，數(shù)據(jù)的封裝也為流量控制、差錯處理等提供了方便；6差錯處理方法針對傳輸過程中可能遇到的差錯，進行檢測和恢復，一般來說，差錯恢復主要在高層進行，因為只有高層才知道實際的數(shù)據(jù)傳送內(nèi)容以及決定是否需要恢復；7流量控制方法流量控制的目的就是保證數(shù)據(jù)發(fā)送在接收方?jīng)]有足夠資源或緩沖空間處理數(shù)據(jù)時不再繼續(xù)進行，這是一個影響任何數(shù)據(jù)傳輸系統(tǒng)性能的非常重要的因素，如果不利用流量控制，任何接收端的接收能力都很容易被發(fā)送過來的大量數(shù)據(jù)所淹沒板緞光連協(xié)改1IJF究與FPGA實現(xiàn)8對高層協(xié)議的支持方法網(wǎng)絡拓撲結(jié)構(gòu)和協(xié)議為高層應用提供了通信基礎，連接協(xié)議的目的只是負責把數(shù)據(jù)從一點傳送到另一點，當數(shù)據(jù)到達后，由高層協(xié)議負責對它處理，所以互連協(xié)議一定要通過上層接口對相應的高層協(xié)議提供支持。對于上述的每一個問題，業(yè)界都已經(jīng)有了很多成功而且成熟的解決辦法。就像吉比特以太網(wǎng)，其高帶寬從光纖通路中受益匪淺一樣，在設計每一個新的協(xié)議時，熟制定者都會根據(jù)實際需求，盡量從這些前人留下的瑰寶中借鑒到適合于自己的方案中來。但另一方面，正是出于存在些特殊性，所阱習。有必要去設計一種新的協(xié)議。而本文所討論的BOXTOBOX協(xié)議是有其特殊性的首先它是一個點對點的基于數(shù)據(jù)包的高速互連協(xié)議，同時，應用到光互連，它必須具有高的數(shù)據(jù)帶寬，為達到高數(shù)據(jù)帶寬，往往采取多個通道擴展的方式，此外，還必須有低的數(shù)據(jù)傳送延遲，因為為了進行光互連，已經(jīng)引入了光電電光的轉(zhuǎn)換延遲，所以在互連協(xié)議層必須盡可能低的降低數(shù)據(jù)傳送延遲，由于需要向光電收發(fā)模塊傳送吉比特速率的數(shù)據(jù)，此時整個協(xié)議的工作頻率會在100MHZ的數(shù)量級，帶來的功耗是非常大的我們知邀電路的功耗跟電路的工作頻率是成正比的，因此，協(xié)議實現(xiàn)時，必須考慮功耗闊題。本章的剿余小節(jié)將詳綱闡述協(xié)議的功能定制。22物理層功能定義物理層主要完成將輸入并行數(shù)據(jù)串行輸出給電光轉(zhuǎn)換模塊，同時將從光電轉(zhuǎn)換模塊接收到的高速串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)后，交繪鏈路層處理，它提供的是一個全雙工的數(shù)據(jù)傳輸通道。為了實現(xiàn)高的數(shù)據(jù)帶寬，單通道的串行速率必須保證在GBIT以上，在此速率上，對物理層的時鐘抖動提出了很高的要求。要求提供給物理層的參考時鐘抖動ENZDE16。BL“貫峭I亞匭。一，。J。一1JII；頂L學位論文4屯1101COUNLERR碼00鏨望O要魯00箋M20052互連協(xié)議的分析圖515SERDES眼圖521鏈路性能作為一個數(shù)據(jù)傳輸協(xié)議，特別是應用于芯片級光互連的數(shù)據(jù)傳輸協(xié)議，鏈路性能對整個光互連系統(tǒng)是非常重要的。鏈路性能的分析包括了傳輸速率、誤幀率和鏈路延遲1傳輸速率在驗證的時候已經(jīng)表明，在使用XC2VP20型FPGA時協(xié)議鏈路層能支持單通道串行傳輸速率達35GBPS，作為初始階段的研究，或者說應用于單通道25GBPS光電收發(fā)芯片的驗證平臺，是完全符合要求的。2誤幀率42】由于8BLOB數(shù)據(jù)編解碼可以將誤幀率控制在10。12，而協(xié)議采用了該編解碼機制，且協(xié)議應用的傳播距離在幾米以下，所以數(shù)據(jù)幀的出錯機率是很少的，事實上，我們在用CHIPSCOPE抓取數(shù)據(jù)的過程中，未曾發(fā)現(xiàn)發(fā)送的數(shù)據(jù)和接收的數(shù)據(jù)不一樣的情況。但是，這些分析是4I嚴緊的，只能算是一個感性的認識，因為我們并沒有一種設備來得到誤碼率的確切值。這也是以后需要做的工作。3鏈路延遲數(shù)據(jù)在協(xié)議通道中傳播的延遲TDEL。，定義為信息由信源到信宿的傳播時間。對于光互連連接協(xié)議來說，它包括了協(xié)議鏈路層的數(shù)據(jù)處理時陽JT剛、物理層處理時間TP，光電電光轉(zhuǎn)換時間TOE和TEO，以及光信號在光介質(zhì)中的傳播時間TP。對于相同的光電收發(fā)模塊，TOE和TFO是相同的，而TP由光在光介質(zhì)中的傳播速度和介質(zhì)氏度來決定，對于在幾米下的傳輸距離，它們的時間和不會超過LONS。因此，協(xié)議產(chǎn)生的延遲TDI】和TP。是鏈路延遲的主要來源。TD我們從圖514看到，發(fā)送的數(shù)據(jù)在等待了6個時鐘周期后被封裝發(fā)送給物理層，而在接收端，同樣也有6個時鐘周期的延時，對于物理層產(chǎn)生的延時，堡壘耋皇壟墜堅些塞呈壘簍塑DUMPFILE”L。VCD”J；DUMPVARS1，TOPMODULEJESLV。UUTSIG；添加的目的在于仿真后生成文件名為“1VCD”的文件，該文件提供了比較全面翻轉(zhuǎn)信息，遴過加載該文件到XPOWER工其得到的功耗估算結(jié)果，更能接近實際的工作情況。功耗分析報告如圖516所示此時，設定的系統(tǒng)頻率為100MHZ，環(huán)境溫度為25，節(jié)點溫度為35，從圖中看到協(xié)議單通道模式下的總功耗為8728MW。這個功耗是低是高，目前還沒有一個評判標準，而且影響功耗的因素是很多的，特別是在高速數(shù)字電路設計中，很多時候需要在功耗和速度間做一些平綴的處理，由于作者在這方面水乎有限，質(zhì)以就不作更多的討論。53本章小結(jié)Y1T。CRLC礎YIT“LR川R“T|，CI_T15IIDM；。78I5518CTNTL2SILDYNNIQIOIO0QCTNTI甜I17SO，2。SLL“1215I0QTOL0V。MT25LLD”_1C25L丁“TT|1TLO；D25IDNL2L115QMCOAT；EI0，V2525LDML；取CNTT2SI313VTR2，5L；DMI搬I目。00T；0O25LI0”ILOJ、“CNTI00TT1ROITTILW280圖516功耗分析報告本章對設計、實現(xiàn)的BOXTOBOX協(xié)議進行了仿真和測試驗證，并簡要分析了其在傳輸速率、誤幀率和延遲方面的性能，同時也對其實現(xiàn)占用的FPGA資源和功耗進行了簡單的說明。結(jié)果表明實現(xiàn)的擤議單通道模式，達到了課題初期研究的髫標為25GBPS的光電收發(fā)芯片提供一個驗證平臺，但是要將定制的協(xié)議作為一個IP提供給客戶，還有大量的工作要做，特別是在延遲和功耗方面，這也為課題以后的工作指明的方向。碩L學位論文結(jié)論電互連箍著工作頻率的提高，面臨著越來越嚴重的串擾、陋抗選配和電磁干擾等問題。在印刷電路扳上，耳蘸電信號的最高頻率只能達到5GHZ。在5到8年內(nèi)PCB上傳播的電信號有望達到10GHZ，進一步提高幾乎不可能，而光互連技術(shù)具有高帶寬、低損耗、抗干擾、功耗低、重量輕、無阻抗匹配等諸多優(yōu)勢，毫無疑闖會成為電互連技術(shù)的理想替代者，日前，光傳輸技術(shù)在通信網(wǎng)中得至0了普遍應用，但扳級、芯片級的光互連技術(shù)還需克服一系列的關鍵技術(shù)，才能使成本和可靠性達到要求。這也使得對這一尺度范圍內(nèi)的光互連技術(shù)的研究成為全球研究的熱點問題。在短距離光互連協(xié)議方磷，光網(wǎng)絡方面的準國際性組織0IF提出了VSR4和VSR5等一系列建議，但是VSR協(xié)議簇的目標是面向SDH，SONET的數(shù)據(jù)傳輸，由此帶來的是數(shù)據(jù)處理延遲大，接口復雜，對上層協(xié)議支持單一。所以其不適合用于板級、芯片級的光互連數(shù)據(jù)傳輸。為此，本文定制了一種新的光互連協(xié)議的功能模型，并采用XILINX公司的FPGA實現(xiàn)了定制協(xié)議的單遂道模式，實現(xiàn)結(jié)果表明，協(xié)議單通道情況下能支持的最大串行頻率達到35GHZ，完全滿足了光互連驗證平臺初期研究的需要。在系統(tǒng)時鐘頻率為LOOMHZ，設定環(huán)境溫度為25時，協(xié)議功耗為8728MW?？v觀全文，本文定制的連接協(xié)議有以下特點_定義了一個全雙工的連接通道，支持收發(fā)雙方數(shù)據(jù)的同對發(fā)送；_采用簡單的數(shù)據(jù)幀格式，大大減少了數(shù)據(jù)幀的冗余信息，減少了對傳送數(shù)據(jù)的封裝等待時間，同時支持對變長數(shù)據(jù)幀的傳輸_引入8B，LOB編解碼機制，降低了協(xié)議數(shù)據(jù)傳輸錯誤發(fā)生的幾率；采用K字符和D字符組合的方式柬定義協(xié)議原譖，大大減少了對K字符的占用率，為以后協(xié)議功能的擴展提供了方便；_支持多個子鏈路同時傳輸數(shù)據(jù)，大大提高了協(xié)議的數(shù)據(jù)帶寬，同時，每條鏈路又相對獨立，這為在不同的應用場合增減鏈路數(shù)目提供了方便_采用簡單的與用戶接口時序，為實現(xiàn)與不閫上層協(xié)議的接口提供了良好的兼容性一提供了流量控制機制；一采用簡單的錯誤檢測概制，只檢錯，不糾錯，將錯誤信號傳遞給上層，交出上層處理；一提供了時鐘孫償機制，使得協(xié)議能應用于收發(fā)端使用不同時鐘源的場合。論文的宅L新之處有扳級光互連協(xié)議研究JFPGA實現(xiàn)一將BOXTOBOX協(xié)議定義為一個高速、點對點的串行連接協(xié)議，協(xié)議只負責數(shù)據(jù)的傳輸，不負責對數(shù)據(jù)的處理，這大大簡化了協(xié)議的設計；一將協(xié)議研究范圍控制在物理層和數(shù)據(jù)鏈路層，分別對這兩層進于亍功能定制，使得協(xié)議的實現(xiàn)能并行進行；在協(xié)議的實現(xiàn)上，將與子鏈路功能相關的模塊，合并到一個新的頂層模塊中，這為多個子鏈路擴張時提供了方便，同時也實現(xiàn)了模塊的重用。但是，從長遠看來，論文目茲完成的只是連接協(xié)議研發(fā)的第一步基礎研發(fā)驗證階段，只是將其應用在了光互連驗證平臺中，對其功耗和延時還沒有個好壞標準的判斷，如果將其作為一個標準IP的形式提出來，供其他用戶使用，還有很多工作要去做一定制的協(xié)議中，當沒有數(shù)據(jù)發(fā)送時，收發(fā)雙方間仍通過發(fā)送空闌字符來維持通道的同步和對齊，這顯然增加了整個協(xié)議的功耗，因此，需要尋求一種新的同步對齊機制；一協(xié)議的多通道模式的實現(xiàn)，雖然在多逶道情況下，能對子鏈路模塊遴行重用，但協(xié)議實現(xiàn)中的其他模塊也要作些許改動，特別是接收端用戶模塊，它需要對數(shù)據(jù)進行整合，而這在單通道情況下是不需的，此外，多通道情況的延時和測試也是耗時耗力的工作L從協(xié)議的延遲看來，物理層占用了大部分時間時間，所以我們需要對物理層重新實現(xiàn)，不采用使用現(xiàn)成IP的形式，希望由此減少數(shù)據(jù)在物理層的傳播延時。堡堡耋三簍絲蘭翌壘蘭墼壘耋絲【13】OIFPHYSICALANDLINKLAYEF1Q曠ORKINGGROUP，VERYSLORTREACHVSRJOC192FOURFMERINFERFACEBASEDONPARALLELOPTICS，IMPLEMENTATIONAGREEMENTOIFVSR403O，HTTP，WW、OIFORUMCOMPUBLICIMPAGREEMENTSUMHTMI，2000【14】OIFPHYSICALANDLINKLAYEFWORKINGGROUP，SE“ALSHORTWAVEVERYSHONREACHVSROCL92INERFACEFOFMUL|IMODEFIBEF，I腳PLEMENTAF；ONAGREEMENTOIFVSR4一04O，HTTPWWWOIFORUMCOMPUBLICIMPAGREEMENTSUM_HTML200LF15】OIFPHYSICALANDLINKL8YERWOFKINGGF口UP，V毫RYSHORTREACHVSR0C192USING131ONMWAVELE芏LGTH8ND4DBANDLLDBLINKBUDGETS，IMPLEMENTATIONAGREEMENTOIFVSR405O，HTTPWWWOIFORUMCOMPUBIICIMPAGREEMENTSUMTHTML，2002F16】OLFPHYSICALANDLINKLAYERWORKINGGROUP，VERYSHONREACHINTERFHEELEVEL5VSR5SONET，SDHOC768INTERFACEFORVEFYSHORTREACHVSRAPPIICATIONS，IMPLEMENTATIONAGREEMENTOIFVSR5010，HTTPWWWOIFOR葉MCOMPUBLIC，IMPAGFEEMENTSUMHTML，2002【17鄧暉，陳弘達，粱琨，枉云，唐君等INGAASV，GAAS多量子驥SEED設計和特性研究，光電子。激光，200L，123222224【18】KOYAMAFUMIO，MIYAMOTOROMOYUKI，RECENTADVANCESOFVCSELT色CHNOLOGY，LNDIUMPHOSPHIDERELATEDMATE“ALS，2007IPRM07IEEEL9THINTERN8TIONALCONFBRENCEONL4一L8MAY2007PAGES420425【19】SRDANGLISICANDVLF夸ANGWINKLERABROADBANDLOWSPURFULLYINTEGRATEDBICMOSPLLFBR60GHZWIRELESSAPP“CATIONSIEEEINTERNATIONALSOLIDSTATECIRCUITSCONFERENCE，2006，39945L一454【201張勁松，曹明翠，陳濤，譚偉VCSEL技術(shù)與并行光互聯(lián)；光通信研究，2002，第6期545821ICAUVETP，BERNARDS，RENOVELLM，SYSTEMINPACKAGE，ACOMBINATIONOFCHALLENGESANDSOLUTIONSEUROPEANIESTSYMPOSIUM，2007ETS0712THIE囂E2024MAY2007PAGESL93一L99【22】ABHIJITATHAVALE，CARLCHRISTENSEN，HIGHSPEEDSERIALIOMA