1、計(jì)算機(jī)組成原理復(fù)習(xí)資料一. 填空丿1. 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，位于硬件系統(tǒng)之外的所有層次統(tǒng)稱為虛擬機(jī)。2. 現(xiàn)在主要采用總線結(jié)構(gòu)作為計(jì)算機(jī)碩件之間的連接方式。3. 以80386微處理器為CPU的微機(jī)是_32_的微計(jì)算機(jī)，486微機(jī)是_32立的微計(jì)算機(jī)。4. _PEG_標(biāo)準(zhǔn)用于靜態(tài)圖像壓縮，MPEG_標(biāo)準(zhǔn)用于運(yùn)動(dòng)視頻圖像的壓縮。5. 若X補(bǔ)二 1000,貝IJX二 -8。6. 設(shè)機(jī)器字長(zhǎng)為8位，-1的補(bǔ)碼用定點(diǎn)整數(shù)表示時(shí)為11111111,用定點(diǎn)小數(shù)表示時(shí)為1. 0000000o7. 8位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是-27至+27-1,前者的二進(jìn)制補(bǔ)碼表示為10000000_,后者的二

2、進(jìn)制補(bǔ)碼表示為01111111。8. 漢字的輸入碼_、_機(jī)內(nèi)碼_、_字模碼一是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出的三 種形式。9. 根據(jù)國(guó)標(biāo)規(guī)定，每個(gè)漢字內(nèi)碼用_2個(gè)字節(jié)表示。10. 漢字輸入時(shí)，將漢字轉(zhuǎn)換成計(jì)算機(jī)能接受的漢字輸入碼，它進(jìn)入計(jì)算機(jī)后必須轉(zhuǎn)換成漢字內(nèi)碼才能進(jìn)行信息處理。11. 常見(jiàn)的漢字輸入編碼方案可以歸納為：數(shù)字編碼_、_拼音碼_和_漢字字形碼_等。12. 當(dāng)浮點(diǎn)數(shù)的尾數(shù)為補(bǔ)碼時(shí)，其為規(guī)格化數(shù)應(yīng)滿足的條件為數(shù)值位和符號(hào)位相反（或者是異或）013. 采用雙符號(hào)位的方法進(jìn)行溢出檢測(cè)時(shí)，若運(yùn)算結(jié)果中兩個(gè)符號(hào)位一不同,則表明發(fā)生了溢出。若結(jié)果的符號(hào)位為01,表示發(fā)生正溢出，若為_(kāi)10,

3、表示發(fā)生負(fù)溢出。14. 浮點(diǎn)數(shù)運(yùn)算時(shí)，當(dāng)運(yùn)算結(jié)果的尾數(shù)（尾數(shù)用補(bǔ)碼表示）部分不是00. 1/11.0的形式時(shí)，則應(yīng)進(jìn)行規(guī)格化處理。當(dāng)尾數(shù)符號(hào)位為_(kāi)01/10時(shí)，則要右規(guī)。當(dāng)運(yùn)算結(jié)果的符號(hào)位和最高有效位為相同時(shí)，需要左規(guī)。15. 主存儲(chǔ)器的性能指標(biāo)主要是_存儲(chǔ)容量_、存取時(shí)間_、存儲(chǔ)周期和存儲(chǔ)器帶寬。16. 半導(dǎo)體存儲(chǔ)器分為_(kāi)SRAM、_DRAM_、只存存儲(chǔ)器（ROM）和相聯(lián)存儲(chǔ)器等。17. 存儲(chǔ)器芯片并聯(lián)的目的是為了位_擴(kuò)展，串聯(lián)的目的是為了一字單元_擴(kuò)展。18. 三級(jí)存儲(chǔ)器系統(tǒng)是指_CACHE、_M、外存這三級(jí)。19. 只存存儲(chǔ)器ROM可分為ROM、_PROM、_EPROM和_EEPROM四

4、種。20. 雙端I I存儲(chǔ)器和多體交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)。前者使用_空間并行技術(shù)，后者采用時(shí)間并行技術(shù)。21. 在多級(jí)存儲(chǔ)體系中，cache的主要功能是提高存儲(chǔ)速度,虛擬存儲(chǔ)器的主要功能是擴(kuò)大存儲(chǔ)容量。22. 虛擬存儲(chǔ)器指的是主存一外存層次，它給用戶提供了一個(gè)比實(shí)際主存空間大得多的虛擬地址空間。23. 指令系統(tǒng)是計(jì)算機(jī)硬件所能識(shí)別的，它是計(jì)算機(jī)軟件和硬件之間的接I I。24. 對(duì)指令中的地址碼進(jìn)行編碼，以形成操作數(shù)在存儲(chǔ)器中地址的方式稱為操作 數(shù)的尋址方。25. 操作數(shù)直接出現(xiàn)在地址碼位置的尋址方式是立即尋址。26. 寄存器尋址方式中，指令的地址碼部分給出寄存器號(hào)，而操作數(shù)在寄存器中27

5、. 存儲(chǔ)器間接尋址方式指令中給出的是操作數(shù)地址所在的存儲(chǔ)器地址，CPU需要訪 問(wèn)內(nèi)存二次才能獲得操作數(shù)。28. 計(jì)算機(jī)對(duì)信息進(jìn)行處理是通過(guò)執(zhí)行程序來(lái)實(shí)現(xiàn)的。29. 指令系統(tǒng)是計(jì)算機(jī)的硬件語(yǔ)言系統(tǒng)，也稱為一機(jī)器語(yǔ)言。30. CPU的四個(gè)主要功能是：II頁(yè)序控制、操作控制、時(shí)間控制、數(shù)據(jù)加工。31. CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為IR,保存下一條指令地址的寄存器為_(kāi)PC,保存CPU訪存地址的寄存器為_(kāi)ARo32. 操作控制器的功能是從主存中取出指令，完成指令操作碼譯碼，并產(chǎn)生相關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令:控制器在生成各種控制信號(hào)時(shí)，必須按照一定的時(shí)序進(jìn)行，以便對(duì)各種操作實(shí)施時(shí)間

6、上的控制。33. 微程序控制器的核心部件是存儲(chǔ)微程序的_控制存儲(chǔ)器，它一般由_ROM構(gòu)成；它具有規(guī)整性、可擴(kuò)展性等優(yōu)點(diǎn)，是一種用_軟件 方法來(lái)設(shè)計(jì)硬件的技術(shù)；在微程序控制中，計(jì)算機(jī)執(zhí)行一條指令的過(guò)程就是依次執(zhí)行一個(gè)確定的微指令序列（微程序） 的過(guò)程；在執(zhí)行微程序時(shí)，取卞一條微指令和執(zhí)行本條微指令一般是_順序 進(jìn)行 的，而微指令之間是重疊執(zhí)行的；因此，一條機(jī)器指令和微指令的關(guān)系是一條機(jī) 器指令對(duì)應(yīng)一段微程序，而微程序由若干條微指令構(gòu)成。3巾.微指令執(zhí)行時(shí)，產(chǎn)生后續(xù)微地址的方法主要由計(jì)數(shù)器方式_、斷定方式_、和結(jié)合 方式。任意指令周期的第一步必定是_取指令周期；在同一微周期中的一不可以同時(shí)出現(xiàn)的微

7、命令，稱為互斥的微命令；在同一個(gè)微周期中一可以同時(shí)出現(xiàn)的微命令,稱為相容的微命令。35. 衡量總線性能的重要指標(biāo)是_總線帶寬，它定義為總線本身所能達(dá)到的最高_(dá)傳輸速率。PCI總線的帶寬可達(dá)264MB / S 。36. 總線有物理特性，功能特性，電氣特性，機(jī)械特性。37. 在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是停止CPU訪問(wèn)主、周期挪用和DMA和CPU交替訪問(wèn)主存。38. 設(shè)n二8 （不包扌舌符號(hào)位），則原碼一位乘需做8次移位和最務(wù)8次加法,補(bǔ)碼 Booth算法需做8次移位和最多9次加法。39. 個(gè)總線傳輸周期包括a .申請(qǐng)分配階段B.尋址階段C.傳輸階D.結(jié)

8、束階段40. CPU采用同步控制方式時(shí),控制器使用機(jī)器周和節(jié)拍_組成的多極時(shí)序系統(tǒng)。41. 在組合邏輯控制器中，微操作控制信號(hào)由指令操作碼、時(shí)序_和狀態(tài)條件決定。42. 為了運(yùn)算器的高速性,采用了先行進(jìn)位,陣列乘除法和流水線等并行措施。43. 相聯(lián)存儲(chǔ)器不按地址而是按內(nèi)容_訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放_(tái)行地址表 在虛擬存儲(chǔ)器中用來(lái)存放_(tái)頁(yè)表和段表。44. 硬布線控制器的設(shè)計(jì)方法是：先畫出_指令周期_流程圖，再利用_布爾代數(shù)寫出綜 合邏輯表達(dá)式，然后用門電路、觸發(fā)器或可編程邏輯等器件實(shí)現(xiàn)。45. 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有存儲(chǔ)密度一存儲(chǔ)容量_平均存儲(chǔ)時(shí)間和數(shù)據(jù)傳輸 率。46. DMA控制

9、器按其一組成結(jié)構(gòu)結(jié)構(gòu)，分為選擇型和一多路型兩種。47. 數(shù)控機(jī)床是計(jì)算機(jī)在一自動(dòng)控制一方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī)人工智能 _方面的應(yīng)用。48. 漢字的_輸入碼_、內(nèi)碼_、_字模碼一是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同 用途的編碼。49. 閃速存儲(chǔ)器特別適合于_便攜式一微型計(jì)算機(jī)系統(tǒng)，被譽(yù)為固態(tài)盤而成為代替磁盤的一 種理想工具。50. 主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量_、_存取時(shí)間_、存儲(chǔ)周期和存儲(chǔ)器帶寬。51. 條件轉(zhuǎn)移、無(wú)條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于一程序控制類一類指 令，這類指令在指令格式中所表示的地址不是操作數(shù)一的地址，而是_下一條指令一的地址。

10、52. 從操作數(shù)的物理位置來(lái)說(shuō)，可將指令歸結(jié)為三種類型：存儲(chǔ)器-存儲(chǔ)器型、一寄存器-存儲(chǔ) 器型一、一寄存器-存儲(chǔ)器型53. 運(yùn)算器的兩個(gè)主要功能是：_算術(shù)運(yùn)算一，_邏輯運(yùn)算54. PCI總線采用集中式仲裁方式，每一個(gè)PCI設(shè)備都有獨(dú)立的總線請(qǐng)求和總線授權(quán)兩條 信號(hào)線與一中央仲裁器_相連。55. 直接內(nèi)存訪問(wèn)（DMA）方式中，DMA控制器從CPU完全接管對(duì)_總線的控制，數(shù)據(jù)交換不 經(jīng)過(guò)CPU,而直接在內(nèi)存和_1/0設(shè)備一之間進(jìn)行。56. 原碼一位乘法中，符號(hào)位與數(shù)值位分開(kāi)計(jì)算,運(yùn)算結(jié)果的符號(hào)位等于相乘兩數(shù)符號(hào)位的 異或值。57. 碼值80H：若表示真值0,則為樓碼；若表示真值一128,則為赴碼。

11、58. 微指令格式分為水平型微指令和垂直型微指令,其中，前者的并行操作能力比后者強(qiáng)。59. 在多級(jí)存儲(chǔ)體系中，Cache存儲(chǔ)器的主要功能是匹配CPU和主存之間的速度。60. 在卞列常用術(shù)語(yǔ)后面，寫出相應(yīng)的中文名稱：VLSI （超人規(guī)模集成電路），RISC（精簡(jiǎn)指令 系統(tǒng)計(jì)算機(jī)），DMA（直接存儲(chǔ)器存?。?，DRAM（動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器）。61. 為了實(shí)現(xiàn)CPU對(duì)主存儲(chǔ)器的讀寫訪問(wèn)，它們之間的連線按功能劃分應(yīng)當(dāng)包括地址總線, 數(shù)據(jù)總線、讀寫控制線。62. 從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計(jì)算機(jī)是以缺卷為中心的系統(tǒng)結(jié)構(gòu)。63. 設(shè) X二一0.1011,則X補(bǔ)為 10101 o64. 漢字的 輸入

12、碼、機(jī)內(nèi)碼、字形碼 是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同 用途的編碼。65. 數(shù)控機(jī)床是計(jì)算機(jī)在自動(dòng)控制方面的應(yīng)用,郵局把信件自動(dòng)分揀是在計(jì)算機(jī)人工智能方 面的應(yīng)用。66. 計(jì)算機(jī)軟件一般分為系統(tǒng)軟件和應(yīng)用軟件兩人類。67. RISC的中文含義是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī):CISC的中文含義是復(fù)雜指令系統(tǒng)計(jì)算機(jī)。68. 對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式，它們是集中式刷新和分布式刷新。69. 在存儲(chǔ)系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問(wèn)題，此時(shí)我們較常使用的 替換算法有先進(jìn)先出算法和近期最少使用算法等。70. 一條指令實(shí)際上包括兩種信息即操作碼和地址碼。71按照總線仲裁電路的位置不同，

13、可分為集中式仲裁和分布式仲裁二. 名詞解釋I. 計(jì)算機(jī)系統(tǒng)：由硬件和軟件兩人部分組成，有多種層次結(jié)構(gòu)。2主機(jī)：CPL存儲(chǔ)器和輸入輸出接I I合起來(lái)構(gòu)成計(jì)算機(jī)的主機(jī)。3主存：用于存放正在訪問(wèn)的信息4. 輔存：用于存放暫時(shí)不用的信息。5. 高速緩存：用于存放正在訪問(wèn)信息的付本。6. 中央處理器：是計(jì)算機(jī)的核心部件，由運(yùn)算器和控制器構(gòu)成。7. 硬件：是指計(jì)算機(jī)實(shí)體部分，它由看得見(jiàn)摸得著的各種電子元器件，各類光、電、機(jī)設(shè)備 的實(shí)物組成。&軟件：指看不見(jiàn)摸不著，由人們事先編制的具有各類特殊功能的程序組成。9. 系統(tǒng)軟件：又稱系統(tǒng)程序，主要用來(lái)管理整個(gè)計(jì)算機(jī)系統(tǒng)，監(jiān)視服務(wù)，使系統(tǒng)資源得到合 理調(diào)度，高效運(yùn)

14、行。10. 應(yīng)用軟件：又稱應(yīng)用程序，它是用戶根據(jù)任務(wù)需要所編制的各種程序。II. 源程序：通常由用戶用各種編程語(yǔ)言編寫的程序。12. 目的程序：由計(jì)算機(jī)將其翻譯機(jī)器能識(shí)別的機(jī)器語(yǔ)言程序。13. 總線：是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。14. 系統(tǒng)總線：是指CPU、主存、I/O設(shè)備（通過(guò)I/O接II）各人部件之間的信息傳輸線。 15通信總線：是指用于計(jì)算機(jī)系統(tǒng)之間或者計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通 信）之間的通信的線路。按傳送方式分并行和串行。串行通信是指數(shù)據(jù)在單條1位寬的傳輸線上，一位一位的按 順序分時(shí)傳送。并行通信是指數(shù)據(jù)在多條并行1位寬的傳輸線上，同時(shí)由源傳送到

15、目的地。16. 帶寬：?jiǎn)挝粫r(shí)間內(nèi)可以傳送的最大的信息量。17. 機(jī)器字長(zhǎng)：是指CPU次并行處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。主存容量：是指主存中存放二進(jìn)制代碼的總位數(shù)。19. 機(jī)器數(shù)：符號(hào)位數(shù)字化，0代表正數(shù)，1代表負(fù)數(shù)。20. 定點(diǎn)數(shù)：小數(shù)點(diǎn)固定在某一位位置的數(shù)。21 .浮點(diǎn)數(shù)：小數(shù)點(diǎn)的位置可以浮動(dòng)的數(shù)。22. 補(bǔ)碼：帶符號(hào)數(shù)據(jù)表示方法之一，正數(shù)的反碼和原碼相同，負(fù)數(shù)的反碼是將二進(jìn)制按位 取反后在最低位再加1.23. 溢出：在計(jì)算機(jī)中，超出機(jī)器字長(zhǎng)，發(fā)生錯(cuò)誤的結(jié)果。24. 非編碼鍵盤：采用軟件判斷鍵是否按下及設(shè)鍵、譯鍵、計(jì)算鍵值的方法的鍵盤。25. A/D轉(zhuǎn)換器：它能將模擬量轉(zhuǎn)換

16、成數(shù)字量，是計(jì)算機(jī)的輸入設(shè)備。2& I/O接口：指主機(jī)與I/O設(shè)備之間設(shè)置的一個(gè)硬件電路及器相應(yīng)的軟件控制。27. 端口：指接II電路中的一些寄存器，用來(lái)存放數(shù)據(jù)信息、控制信息和狀態(tài)信息。28. 中斷：計(jì)算機(jī)在執(zhí)行程序的過(guò)程中，當(dāng)出現(xiàn)異常情況或特殊請(qǐng)求時(shí)，計(jì)算機(jī)停止現(xiàn)行程 序的運(yùn)行轉(zhuǎn)向?qū)@些異常情況或特殊請(qǐng)求處理，處理結(jié)束后再返回到現(xiàn)行程序的河斷處，繼 續(xù)執(zhí)行源程序。29. 中斯源：凡能向CPU提出中斷請(qǐng)求的各種因素統(tǒng)稱為中斷源。30. 中斷嵌套：計(jì)算機(jī)在處理中斷的過(guò)程中，有可能出現(xiàn)新的中斷請(qǐng)求，此時(shí)CPU暫?，F(xiàn)行 中斷服務(wù)程序，轉(zhuǎn)向新的中斷請(qǐng)求，這種現(xiàn)象稱為中斷嵌套。31. 優(yōu)先級(jí)：為使系統(tǒng)

17、能及時(shí)響應(yīng)并處理發(fā)生的所有中斷，系統(tǒng)根據(jù)引起中斷事件的重要 性和緊迫程度，硬件將中斷源分為若干個(gè)級(jí)別。32. DMA方式：用碩件在主存與外設(shè)之間直接進(jìn)行數(shù)據(jù)傳送，不須CPU,用軟件控制。33. 指令系統(tǒng)：將全部機(jī)器指令的集合稱為機(jī)器的指令系統(tǒng)。34. 尋址方式：是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與 硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式和指令功能。35. 指令周期：完成一條指令的時(shí)河，由若干機(jī)器周期組成。36. 機(jī)器周期：完成摸個(gè)獨(dú)立操作，由若干時(shí)鐘周期組成。37. 時(shí)鐘周期：最基本時(shí)間單位，由主頻決定。38. 微操作：在微程序控制器中，執(zhí)行部件接受微指令后所進(jìn)行

18、的最基本的操作。39. 微指令：控制器存儲(chǔ)的控制代碼，分為操作控制部分和順序控制部分，由微命令組成。40. 微程序：存儲(chǔ)在控制存儲(chǔ)器中的完成指令功能的程序，由微指令組成。41 .控制存儲(chǔ)器：CPU內(nèi)用于存放實(shí)現(xiàn)指令系統(tǒng)全部指令的微程序的只讀存儲(chǔ)器。三. 簡(jiǎn)答題1. 說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ) 言級(jí)，高級(jí)語(yǔ)言級(jí)。2. 請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若I：個(gè)CPU周期數(shù)來(lái)表示，CPU 周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若個(gè)時(shí)鐘周期（也稱為節(jié)拍脈

19、沖或T丿制期）。3. 請(qǐng)說(shuō)明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處？SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)刷新 電路。4. 請(qǐng)說(shuō)明程序査詢方式與中斷方式各自的特點(diǎn)。程序查詢方式，數(shù)據(jù)在CPU和外|韋|設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu) 比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外闈設(shè)備用來(lái)“主動(dòng)”通知CPU,準(zhǔn)備輸入輸出 的一種方法，它節(jié)省了 CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。5. Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存

20、塊只能放到一個(gè) 唯一對(duì)應(yīng)的Cache塊中，實(shí)現(xiàn)簡(jiǎn)單但Cache利用率低：全相聯(lián)映像是每個(gè)主存塊可以放到任 何一個(gè)Cache塊中，最靈活但實(shí)現(xiàn)的成本代價(jià)最人；組相聯(lián)映像時(shí)每個(gè)主存塊唯一對(duì)應(yīng)一個(gè) cache組，但可放到組內(nèi)任何一個(gè)塊中，是前兩種方式的折中。6. DRAM存儲(chǔ)器為什么要刷新？有哪幾種常用的刷新方法？DRAM存儲(chǔ)器采用電容存放信息，由于電容漏電，保存信息經(jīng)過(guò)一段時(shí)間會(huì)丟失，故用刷新 保證信息不丟失。常用的刷新方法有集中式刷新和分布式刷新。7CPU中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能。CPU有以卞寄存器：指令寄存器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù) 器（PC）：用來(lái)確

21、定下一條指令的地址。地址寄存器（AR）：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi) 存單元的地址。緩沖寄存器（DR）： 作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。2補(bǔ)償CPU和內(nèi)存、外闈設(shè)備之間在操作速度上的差別。3在單累加器結(jié)構(gòu)的運(yùn)算器中， 緩沖寄存器還可兼作為操作數(shù)寄存器。通用寄存器(AC)：當(dāng)運(yùn)算器的算術(shù)邏輯單元(ALU) 執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。狀態(tài)條件寄存器(PSW)：保存由算 術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng) 工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。8. RISC機(jī)器具有什么優(yōu)點(diǎn)，試簡(jiǎn)

22、單論述。RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：選取使用頻率最高的一些簡(jiǎn)單指令，以及 很有用但不復(fù)雜的指令。指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少。只有取數(shù) /存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。人部分指令在一個(gè)機(jī)器周 期內(nèi)完成。CPU中通用寄存器數(shù)量相當(dāng)多。以硬布線控制為主，不用或少用微指令碼控 制。一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。9. 計(jì)算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速 度的相對(duì)值如何變化？分為高速Cache主存輔存三級(jí)層次結(jié)構(gòu)，容量從小到大，速度從高到低。 存儲(chǔ)介質(zhì)：Cache SRAM1

23、0. 靜態(tài)存儲(chǔ)器(SRAM)依靠什么來(lái)存儲(chǔ)信息?為什么稱為“靜態(tài)”存儲(chǔ)器？靜態(tài)存儲(chǔ)器依靠雙穩(wěn)態(tài)電路的兩個(gè)穩(wěn)定狀態(tài)來(lái)分別存儲(chǔ)0和1。這類存儲(chǔ)器在電源正常情況 下，可以長(zhǎng)期保存信息不變(除非重新寫入)，不需要?jiǎng)討B(tài)刷新，所以稱為“靜態(tài)”存儲(chǔ)器。 11簡(jiǎn)述寄存器間接尋址方式的含義，說(shuō)明其尋址過(guò)程。含義：指令中給出寄存器號(hào)，操作數(shù)的地址在寄存器中。尋址過(guò)程：從指令中取出寄存器號(hào), 找到對(duì)應(yīng)的寄存器，以該寄存器內(nèi)容作為地址訪問(wèn)主存，讀出操作數(shù)。12. 微程序控制器怎么產(chǎn)生操作控制信號(hào)，這種控制器有何優(yōu)缺點(diǎn)？操作控制信號(hào)的產(chǎn)生：事先把操作控制信號(hào)以代碼形式構(gòu)成微指令，然后存放到控制存儲(chǔ)器 中，取出微指令時(shí)，

24、其代碼直接或譯碼產(chǎn)生操作控制信號(hào)。優(yōu)點(diǎn)：規(guī)整、易于修改和擴(kuò)展; 缺點(diǎn)：速度較慢13. 何謂串行傳輸，有何優(yōu)缺點(diǎn)?適用什么場(chǎng)合？串行傳輸是指用一條線按位串行傳送數(shù)據(jù)優(yōu)點(diǎn)：線路成本低缺點(diǎn)：傳送速度慢適用場(chǎng)合：主機(jī)與低速外設(shè)間的傳送遠(yuǎn)距離通信總線的數(shù)據(jù)傳送系統(tǒng)之間的通信總線的數(shù)據(jù)傳送14. 何謂DAM方式?說(shuō)明它的適用場(chǎng)合。定義：由DMA控制器控制系統(tǒng)總線，直接依靠硬件實(shí)現(xiàn)主存與I/O設(shè)備之間的數(shù)據(jù)直傳，傳 送期間不需要CPU程序干預(yù)。適用場(chǎng)合：高速、批量數(shù)據(jù)的簡(jiǎn)單傳送。15. 何謂多重中斷?如何保證它的實(shí)現(xiàn)？多重中斷：CPU在響應(yīng)處理中斷的過(guò)程中，允許響應(yīng)處理更高級(jí)別的中斷請(qǐng)求，這種方式稱 為多重

25、中斷。實(shí)現(xiàn)方法：在中斷服務(wù)程序的起始部分用一段程序來(lái)保存現(xiàn)場(chǎng)，送新屏蔽字以取屏蔽同級(jí)別 和低紙別的中斷請(qǐng)求、然后開(kāi)中斷，這樣CPU就可響應(yīng)更高級(jí)別的中斷請(qǐng)求，實(shí)現(xiàn)多重中斷。1. 馮諾依曼機(jī)主機(jī)主要特點(diǎn)。 計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備五大部件組成。 .指令和數(shù)據(jù)一同等地位存放于存儲(chǔ)器內(nèi)，并可按地址尋訪。 .指令和數(shù)據(jù)均用二進(jìn)制表示。 指令由操作嗎和地址碼組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存 儲(chǔ)器中的位置。 采用存儲(chǔ)控制原理，指令在存儲(chǔ)器內(nèi)按順序存放。通常指令是順序執(zhí)行的，在特定條件 下，可根據(jù)運(yùn)算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。 機(jī)器以運(yùn)算器為中心，輸

26、入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳說(shuō)通過(guò)運(yùn)算器完成。2. 計(jì)算機(jī)硬件主要技術(shù)指標(biāo)，軟件定義與分類。計(jì)算機(jī)硬件主要技術(shù)指標(biāo)：機(jī)器字長(zhǎng)、存儲(chǔ)容量、運(yùn)算速度、主頻等。軟件定義：看不見(jiàn)摸不著，由人們事先編制的具有各類特殊功能的程序組成。分類：系統(tǒng)軟件和應(yīng)用軟件。3. 計(jì)算機(jī)組成部分與個(gè)部分作用。運(yùn)算器：用來(lái)完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)。存儲(chǔ)器：用來(lái)存放數(shù)據(jù)和程序?？刂破鳎河脕?lái)控制、指揮程序和數(shù)據(jù)的輸入、運(yùn)行以及處理器運(yùn)算結(jié)果。輸入設(shè)備：用來(lái)將人們熟悉的信息形式轉(zhuǎn)換為機(jī)器能識(shí)別的信息形式，常見(jiàn)的有鍵盤、鼠 標(biāo)等。輸出設(shè)備：可將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式，如打印機(jī)輸出，顯示

27、器輸出等。4. 總線定義與分類方法，系統(tǒng)總線定義與分類方法?？偩€定義：總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。分類：片內(nèi)總線 系統(tǒng)總線 通信總線系統(tǒng)總線定義：系統(tǒng)總線是指CPU、主存、I/O設(shè)備（通過(guò)I/O接I I）各人部件之間的信息傳輸線。 分類： 數(shù)據(jù)總線 地址總線 控制總線5. 什么是總線標(biāo)準(zhǔn)，目前流行的總線標(biāo)準(zhǔn)有哪些。所謂總線標(biāo)準(zhǔn)可視為系統(tǒng)與各模塊，模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。ISA總線、EISA總線、PCI總線、RS232C總線、IEEE-488（并行通信總線又稱GP-IP總 線）USB總線。&三級(jí)存儲(chǔ)器系統(tǒng)中各級(jí)存儲(chǔ)器特點(diǎn)與用途，分哪兩個(gè)層次。 主存 特點(diǎn)：

28、隨機(jī)訪問(wèn)、速度快。容量大。用途：存放CPU使用的程序和數(shù)據(jù)。輔存 特點(diǎn)：容量人、速度慢、價(jià)格低、可脫機(jī)保存信息。用途：存放大量后備數(shù)據(jù) 緩存 特點(diǎn)：速度快、容量小、價(jià)格高用途：用于主存與輔存之間作為緩沖，正在使用的 程序和數(shù)據(jù)的付本。 緩存主存層次和主存-一輔村層次。7. 半導(dǎo)體存儲(chǔ)器RAM與ROM特點(diǎn)與用途。RAM特點(diǎn)：可讀可寫掉電后信息丟失，存臨時(shí)信息。用途：主要做內(nèi)存ROH特點(diǎn)：只讀不寫掉電后信息不丟失，存長(zhǎng)期信息。用途：主要做控制存儲(chǔ)器8. 動(dòng)態(tài)RAM與靜態(tài)RAM特點(diǎn)與用途，DRAM刷新方式與主要優(yōu)點(diǎn)。靜態(tài)RAM特點(diǎn)：信息讀出后，仍保持其原有狀態(tài)，不需要再生。用途：用于Cache動(dòng)態(tài)R

29、AM特點(diǎn)：靠電容存儲(chǔ)電荷的原理來(lái)寄存信息。用途：組成內(nèi)存/主存。DRAM刷新方式集中刷新：集中刷新是在規(guī)定的一個(gè)刷新周期內(nèi)對(duì)全部存儲(chǔ)單元集中一段時(shí)間逐行進(jìn)行 刷新，此刻必須停止讀寫操作。分散刷新：分散刷新是指對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)存儲(chǔ)周期內(nèi)完成。異步刷新：異步刷新是前兩種方式的結(jié)合，它即可縮短“死時(shí)間”，又充分利用最人刷新間 隔2ms的特點(diǎn)。優(yōu)點(diǎn)：?jiǎn)蝹€(gè)MOS管組成，集成度高，速度較SRAM慢，價(jià)格低，9. Cache X作原理特點(diǎn)，地址映射方式與替換算法。原理：利用程序訪問(wèn)的局部性，近期用到信息存于cacheo地址映射方式：直接映射、全相聯(lián)映射、組相聯(lián)映射、替換算法：先進(jìn)先出算法（FI

30、FO）、近期最少使用算法（LRU）、隨機(jī)法。10. 主機(jī)與外設(shè)交換信息采用中斷與DMA方式特點(diǎn)與應(yīng)用場(chǎng)合。中斷方式：特點(diǎn)：CPU與外設(shè)并行工作，效率高應(yīng)用場(chǎng)合：管理多種外設(shè)并行工作、進(jìn)行實(shí)時(shí)處理、進(jìn)行故障自動(dòng)處理DMA方式：特點(diǎn)： 從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送。 從CPU響應(yīng)時(shí)間看，程序中斷方式是在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)，而DMA方式可在指令周 期內(nèi)的任一存取周期結(jié)束時(shí)響應(yīng)。 程序中斷方式有處理異常事件能力，DMA方式?jīng)]有這種能力，主要用于大批數(shù)據(jù)的傳送， 如硬盤存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量。 程序中斷方式需要中斷現(xiàn)行程序，故需保護(hù)現(xiàn)場(chǎng)：D

31、MA方式不中斷現(xiàn)行程序，無(wú)須保護(hù)現(xiàn) 場(chǎng)。 DMA的優(yōu)先級(jí)比程序中斷的優(yōu)先級(jí)高。應(yīng)用場(chǎng)合：高速設(shè)備如硬盤11. I/O端口與接口的區(qū)別，I/O接口分類方法。端II：接I內(nèi)部寄存器有I/O地址號(hào)。一般分為數(shù)據(jù)II、命令1和狀態(tài)I】。接口：若干端口加上相應(yīng)的控制電路組成。接I分類：按數(shù)據(jù)傳送方式分串行接口和并行接口按功能選擇的靈活性分為可編程接I 1和不可編程接I I按通用性分為通用接口和專用接口按數(shù)據(jù)傳送的控制方式分為程序型接I I和DMA接I I。12 .中斷處理過(guò)程分成哪兩個(gè)階段各完成哪些任務(wù)響應(yīng)階段：關(guān)中斷、保護(hù)斷點(diǎn)地址、轉(zhuǎn)入中斷服務(wù)入I I地址處理階段：保護(hù)現(xiàn)場(chǎng)、執(zhí)行用戶編寫的中斷服務(wù)程序

32、、恢復(fù)現(xiàn)場(chǎng)。13. 與中斷方式比較MDA方式主要特點(diǎn)是什么。 從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送。 從CPU響應(yīng)時(shí)間看，程序中斷方式是在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)，而DMA方式可在指令周 期內(nèi)的任一存取周期結(jié)束時(shí)響應(yīng)。 程序中斷方式有處理異常事件能力，DMA方式?jīng)]有這種能力，主要用于大批數(shù)據(jù)的傳送， 如硬盤存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量。 程序中斷方式需要中斷現(xiàn)行程序，故需保護(hù)現(xiàn)場(chǎng)：DMA方式不中斷現(xiàn)行程序，無(wú)須保護(hù)現(xiàn) 場(chǎng)。 DMA的優(yōu)先級(jí)比程序中斷的優(yōu)先級(jí)高。14. 什么是尋址方式，數(shù)據(jù)尋址方式有哪幾種。尋址方式：是指確定本條指令的數(shù)據(jù)地址以及下一條

33、將要執(zhí)行的指令地址的方法，它與碩件 結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式和指令功能。數(shù)據(jù)尋址方式：立即尋址、直接尋址、隱含尋址、間接尋址、寄存器尋址、寄存器間接尋址、 基址尋址、變址尋址、相對(duì)尋址、堆棧尋址。15. RISC主要特點(diǎn)與CISC相比較RISC主要優(yōu)點(diǎn)。特點(diǎn)：選用使用頻率較高的一些簡(jiǎn)單指令以及一些很有用但又不復(fù)雜的指令，讓復(fù)雜指令的功 能由頻度高的簡(jiǎn)單指令的組合來(lái)實(shí)現(xiàn)；指令長(zhǎng)度固定指令格式種類少，尋址方式種類少；只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在寄存器內(nèi)完成：采用流水線技術(shù)，大部分指令在一個(gè)時(shí)鐘周期內(nèi)完成；控制器采用組合邏輯控制，不用微程序控制；采用優(yōu)化的編譯程序。 充

34、分利用VLSI芯片的面積。 提高計(jì)算機(jī)運(yùn)算速度。 便于設(shè)計(jì)可降低成本提高可靠性。 有效支持高級(jí)語(yǔ)言程序。16. 組合邏輯與微程序設(shè)計(jì)主要特點(diǎn)與應(yīng)用。組合邏輯：特點(diǎn)：速度快、復(fù)雜不靈活。應(yīng)用：適用于RISC機(jī)。微程序：特點(diǎn)：引入程序設(shè)計(jì)與存儲(chǔ)邏輯技術(shù)，硬件軟化，把一條機(jī)器指令用一段微程序來(lái) 實(shí)現(xiàn)，存放控制存儲(chǔ)器CM中。應(yīng)用：系列機(jī)。17. 什么是指令周期、機(jī)器周期、時(shí)鐘周期 三者的關(guān)系如何。指令周期：完成一條指令的時(shí)間，由若干機(jī)器周期組成。機(jī)器周期：完成摸個(gè)獨(dú)立操作，由若干時(shí)鐘周期組成。時(shí)鐘周期：最基本時(shí)間單位，由主頻決定。關(guān)系：時(shí)鐘周期是最基本時(shí)間單位，由若干時(shí)鐘周期組成機(jī)器周期，由若干機(jī)器周

35、期組成指 令周期。18. 微程序設(shè)計(jì)基本思想，微程序指令主要編碼方式。思想：引入程序設(shè)計(jì)與存儲(chǔ)邏輯技術(shù)硬件軟化把一條機(jī)器指令用一般微程序來(lái)實(shí)現(xiàn)，存于控 制存儲(chǔ)器中。編碼方式：直接編碼(直接控制)方式、字段直接編碼方式四.應(yīng)用丿1. 某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：(1) 該機(jī)所允許的最大主存空間是多少？(2) 若每個(gè)模塊板為32KX8位，共需幾個(gè)模塊板？(3) 每個(gè)模塊板內(nèi)共有幾片RAM芯片？(4) 共有多少片RAM?(5) CPU如何選擇各模塊板？解：(1)該機(jī)所允許的最大主存空間是：2i3 X 8位二256KX8位二256KB(2) 模

36、塊板總數(shù)=256KX8 / 32KX8 = 8塊(3) 板內(nèi)片數(shù)=32KX8位/ 4KX4位=8X2 = 16片(4) 總片數(shù)=16片X8 = 128片(5) CPU通過(guò)最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分配如下:模板號(hào)(3位)芯片號(hào)(3位)片內(nèi)地址(12位2.假設(shè)CPU執(zhí)行某段程序時(shí)共訪問(wèn)Cache命中4800次，訪問(wèn)主存200次，已知Cache的存取周 期為30ns,主存的存取周期為150ns,求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間 和效率，試問(wèn)該系統(tǒng)的性能提高了多少倍？解：Cache 被訪問(wèn)命中率為：4800/（4800+200） =

37、24/25=96%則 Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間為：ta二0. 96*30ns+（l-0. 96）*150ns=34. 8nsCache-主存系統(tǒng)的訪問(wèn)效率為：e二tc/ta*100$二30/34. 8*100%二86. 2%性能為原來(lái)的150ns/34. 8ns二4. 31倍，即提高了 3. 31倍。3設(shè)相對(duì)尋址的轉(zhuǎn)移指令占3個(gè)字節(jié)，第一字節(jié)為操作碼，第二，三字節(jié)為相對(duì)位移量（補(bǔ) 碼表示）。而且數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放方式。每當(dāng)CPU從存儲(chǔ)器 取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（PC） +1 PC.（1）若PC當(dāng)前值為240 （十進(jìn)制），要求轉(zhuǎn)移到290 （十進(jìn)制），則轉(zhuǎn)

38、移指令的第二、三 字節(jié)的機(jī)器代碼是什么？（2）若PC當(dāng)前值為240 （十進(jìn)制），要求轉(zhuǎn)移到200 （十進(jìn)制），則轉(zhuǎn)移指令的第二、三 字節(jié)的機(jī)器代碼是什么？解：（1）PC當(dāng)前值為240,該指令取出后PC值為243,要求轉(zhuǎn)移到290,即相對(duì)位移量為 290-243二47,轉(zhuǎn)換成補(bǔ)碼為2FH。由于數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放方 式，故該轉(zhuǎn)移指令的第二字節(jié)為2FH,第三字節(jié)為00H。（2）PC當(dāng)前值為240,該指令取出后PC值為243,要求轉(zhuǎn)移到200,即相對(duì)位移量為 200-243-43,轉(zhuǎn)換成補(bǔ)碼為D5H。由于數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放 方式，故該轉(zhuǎn)移指令的第二字

39、節(jié)為D5H,第三字節(jié)為FFH。4. 一條雙字長(zhǎng)宜接尋址的子程序調(diào)用指令，其第一個(gè)字為操作碼喝尋址特征，第二個(gè)字為 地址碼5000H.假設(shè)PC當(dāng)前值為2000H, SP的內(nèi)容為0100H,棧頂內(nèi)容為2746H,存儲(chǔ)器按 字節(jié)編址，而且進(jìn)棧操作時(shí)執(zhí)行（SP） -A-P,后存入數(shù)據(jù)。試回答下列幾種情況下，PC、 SP及棧頂內(nèi)容各為多少？（1）CALL指令被讀取前。（2）CALL指令被執(zhí)行后。（3）子程序返回后。解CALL指令被讀取前，PC二2000H, SP二0100H,棧頂內(nèi)容為2746H。（1）CALL指令被執(zhí)行后，猶豫存儲(chǔ)器按字節(jié)編制，CALL指令供占4個(gè)字節(jié)，故程序斷電 2004H進(jìn)棧，此時(shí)

40、SP二（SP） -2二00FEH,棧頂內(nèi)容為2004H, PC被更新為子程序入口 地址5000Ho（2）子程序返回后，程序斷點(diǎn)出棧，PC二2004H, SP被修改為0100H,棧頂內(nèi)容為2746H。5. 設(shè)指令字長(zhǎng)為16位，采用擴(kuò)展操作碼技術(shù)，每個(gè)操作碼的地址為6位。如果定義了 13 條二地址指令，試問(wèn)還可安排多少條一地址指令。解：（2 -3） *26=3*64=192 條6某機(jī)指令字長(zhǎng)16位，每個(gè)操作數(shù)的地址碼為6位，設(shè)操作碼長(zhǎng)度固定，指令分為零地址, 一地址和二地址三種格式，若零地址指令有M種，以抵制指令有N種，則二地址指令最多 有幾種？若操作碼位數(shù)可變，則二地址指令最多允許有幾種？解：1

41、）若采用定長(zhǎng)操作碼時(shí)，二地址指令格式如下：0P （4 位）A1 （6 位）A2 （6 位）設(shè)二地址指令有K種,則:K=24-M-N當(dāng)M=1 （最小值），N=1 （最小值）時(shí)，二地址指令最多有:Kmax=16-l-l=14種2）若采用變長(zhǎng)操作碼時(shí)，二地址指令格式仍如1）所示，但操作碼長(zhǎng)度可隨地址碼的 個(gè)數(shù)而變。此時(shí)，K二 21 - （N/26 + M/212 ）；當(dāng)（N/2 + M/2匕）1時(shí)（N/2 + M/21：向上取整），K最大，則二地址指令最多有： IU二16-1二15種（只留一種編碼作擴(kuò)展標(biāo)志用。）7. 設(shè)機(jī)器A的CPU主頻為8MHz,機(jī)器周期為4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是

42、 0.4MIPS,試求該機(jī)的平均指令周期和機(jī)器周期，每個(gè)指令周期中含幾個(gè)機(jī)器周期？如果機(jī) 器B的CPU主頻為12MHz,且機(jī)器周期也含有4個(gè)時(shí)鐘周期，試問(wèn)B機(jī)的平均指令執(zhí)行速度 為多少M(fèi)IPS?A. CLK二8MHz T二l/8MHz二0. 125us機(jī)器周期=4*T=0. 5us因?yàn)閳?zhí)行速度為0. 4MIPS所以平均指令周期二1/0. 4MIPS二2. 5us2. 5us/0. 5us=5個(gè)所以每個(gè)指令含有5條機(jī)器指令B. T二 1/f二l/12MHz二l/12us 機(jī)器指令=4*T=l/3us 指令周期二5*1/3二5/3us 平均指令執(zhí)行速度1/（5/3）二0. 6MIPS&設(shè)某計(jì)算機(jī)的

43、CPU主頻為8MHz,每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有4 個(gè)機(jī)器周期，試問(wèn)該計(jì)算機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若CPU主頻不變，但每個(gè)機(jī)器 周期平均含4個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，試問(wèn)B機(jī)的平均指令執(zhí)行速度 為多少M(fèi)IPS?1. CLK二8MHz 平均指令執(zhí)行速度 1/（1/8M*2*4）=1MIPS2. 指令周期=4*4*l/8=2us 執(zhí)行速度=l/（l/8M*4*4）=0. 5MIPS9. 某CPU的主頻為10MHz,若已知每個(gè)機(jī)器周期平均含有4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí) 行速度為1MIPS,試求該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若CUP主頻不變，但

44、每個(gè)機(jī)器 周期平均含有4個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度 又是多少M(fèi)IPS?由此可得出什么結(jié)論1. 平均指令周期=l/lMIPS=lus T二 1/f二0. lus T 機(jī)二4*T二0. 4us因?yàn)閘us/0. 4us二2. 5所以每個(gè)指令包含2. 5個(gè)機(jī)器周期2. T二0. 4us 速度=1/（0. 4*2. 5*4） =0. 25MIPS3. 因?yàn)樗俣榷?. 8MIPS所以T指二1/0. 8us因?yàn)?T 指=4*2. 5*T 所以 T二l/8us 所以 f=l/T=8MHz10. 某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水

45、平型微指令，有8個(gè)轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。該 機(jī)機(jī)器指令系統(tǒng)采用4位定長(zhǎng)操作碼，平均每條指令由7條微指令組成。問(wèn)：（1）該微指令的格式中，操作控制字段和判別測(cè)試字段各有幾位？控存的容量是多少（字 數(shù)X字長(zhǎng)）？（2）該機(jī)指令系統(tǒng)共有多少條碼令？需要多少容:的控存？上述的控存是否合適？操作控制字段判別測(cè)試字段下址字段（1）操作控制字段18位，判別測(cè)試字段3位，控存容量是128 2&（2）共16條指令，需2條微指令，控存合適，能滿足需要。11. 設(shè)浮點(diǎn)數(shù)的格式為：階碼4位，包含一位符號(hào)位，尾數(shù)5位，包含一位符號(hào)位，階碼和 尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋簗階符（1位

46、階碼（3位） 數(shù)符（1位） 尾數(shù)（4位）|則按上述浮點(diǎn)數(shù)的格式：（1）若（X）10=22/64, （Y） 10= 2. 75,則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形式。（2）求X+Y?。ㄒ笥醚a(bǔ)碼計(jì)算，列出計(jì)算步驟）（1）X和丫的表示為：X 階碼：1111 尾數(shù)：010 Y階碼：0010 尾數(shù)：10101(2)對(duì)階：ExEy=11.101 保留Ey, X尾數(shù)右移3位。尾數(shù)加：得：11.0110011 規(guī)格化：已經(jīng)是 舍入：尾數(shù)：11.0110 判溢出：無(wú)溢出，故結(jié)果為：階碼 0010 尾數(shù) 10110 值：一01010x2212. 某機(jī)字長(zhǎng)8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按字節(jié)編址，C

47、PU的控制信 號(hào)線有：MREQ# (存儲(chǔ)器訪問(wèn)請(qǐng)求，低電平有效)，R/W# (讀寫控制，低電平為寫信號(hào)，高 電平為讀信號(hào))。試問(wèn)：(1) 若該機(jī)主存采用16KX1位的DRAM芯片(內(nèi)部為128X128陣列)構(gòu)成最大主存空間, 則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms,則刷新信號(hào)的周期為多少 時(shí)間？刷新用的行地址為幾位？(2) 若為該機(jī)配備2KX8位的Cache,每塊8字節(jié)，采用2路組相聯(lián)映像，試寫出對(duì)主存 地址各個(gè)字段的劃分(標(biāo)出各個(gè)字段的位數(shù));若主存地址為3280H,則該地址可映像到Cache 的哪一組？(共需32個(gè)芯片，刷新信號(hào)周期約為15.6ps,刷新行地址7位；(2

48、)主存字塊標(biāo)記6位，組地址7位，塊內(nèi)地址3位。地址3280H在Cache的50H組內(nèi)。13. 設(shè)總線的時(shí)鐘頻率為8MHZ, 個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行 傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？解：由于：f二8MHz,T二1/f二1/8H秒，因?yàn)橐粋€(gè)總線周期等于一個(gè)時(shí)鐘周期所以：總線帶寬二 16/ (1/8M) = 128Mbps=16MBps14. 在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHZ,假設(shè)總線最短傳輸周期為4個(gè)時(shí) 鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？解：總線傳輸周期=4*1/66M秒總線的最大數(shù)據(jù)傳輸率=32/ (4/

49、66M) =528Mbps=66MBps若想提高數(shù)據(jù)傳輸率，町以提高總線時(shí)鐘頻率、增人總線寬度或者減少總線傳輸周期包含的 時(shí)鐘周期個(gè)數(shù)。15. 在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止 位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2二12位故波特率為：(1+8+1+2) *120二 1440bps比特率為：8*120二960bps16. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns,則存儲(chǔ)器 的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬=l/200ns

50、X32 位=160M 位/秒=20MB/秒(注：lns=10_9s)17. 個(gè)容童為16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī) 格的存儲(chǔ)芯片時(shí)，各需要多少片？1KX4 位，2KX8 位，4KX4 位，16KX1 位，4KX8 位，8KX8 位解：地址線和數(shù)據(jù)線的總和二14 + 32二46根：選擇不同的芯片時(shí)，各需要的片數(shù)為：1KX4： (16KX32) / (1KX4)二 16X8 = 128 片2KX8： (16KX32) / (2KX8)二 8X4 二 32 片4KX4： (16KX32) / (4KX4)二 4X8 二 32 片16KX1： (16KX32)

51、/(16KX1)= 1X32 二 32 片4KX8： (16KX32) / (4KX8) = 4X4 = 16 片8KX8： (16KX32) / (8KX8)二 2X4 二 8 片18設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位在內(nèi)人寫出對(duì)應(yīng)下列各真值的原碼、補(bǔ)碼和反 碼。-13/64, -87解：真值與不同機(jī)器碼對(duì)應(yīng)關(guān)系如下：真值-13/64-87原碼1.001 10101, 101 0111補(bǔ)碼1.1100110b 0101001反碼1. 1100101b 010100019.已知x#求x巖和X。xl補(bǔ)=1.1100; x2補(bǔ)=1. 1001; x4#=l. 0000; x5#=l, 0101;x6

52、h=1, 1100;x8#=l, 0000;解：x補(bǔ)與xsi、X的對(duì)應(yīng)關(guān)系如下:真值-1/4-7/16-1-114-16xn1. 11001. 10011. 00001,01011, 11001, 0000xh1. 01001. 0111無(wú)1, 10111,0100無(wú)X-0. 0100-o. 0111-1. 0000-1011十六進(jìn)制數(shù)9B和FF分別表示為原碼、補(bǔ)碼、反碼、移碼和無(wú)符號(hào)數(shù)時(shí)，所對(duì)應(yīng)的十 進(jìn)制數(shù)各為多少（設(shè)機(jī)器數(shù)采用一位符號(hào)位）？解：真值和機(jī)器數(shù)的對(duì)應(yīng)關(guān)系如下：原碼補(bǔ)碼移碼無(wú)符號(hào)數(shù)9BH-27-101+27155原碼補(bǔ)碼移碼無(wú)符號(hào)數(shù)FFH-128-1+

53、12825621 設(shè)浮點(diǎn)數(shù)格式為：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。寫出-27/1024 -86. 5所對(duì)應(yīng)的機(jī)器數(shù)。要求如下：（1）階碼和尾數(shù)均為原碼。（2）階碼和尾數(shù)均為補(bǔ)碼。（3）階碼為移碼，尾數(shù)為補(bǔ)碼。解：據(jù)題意畫出該浮點(diǎn)數(shù)的格式：階符1位階碼4位數(shù)符1位尾數(shù)10位將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：xl= -27/1024= -o. 0000011011B = 25*(-0. 1101 IB) x3二-86. 5=-1010U0. IB二2；* (-0. 10101101B)則以上各數(shù)的浮點(diǎn)規(guī)格化數(shù)為:(1)xl原b0101；1.1101100000x3原0,0111；1.101

54、Oil0100(2)xl補(bǔ)b1011；1.0010100000x3補(bǔ)0,0111；1.0101001100(3)xl移補(bǔ)二 0, 1011：1.001 010 0000x3移補(bǔ)二 1, 0111； 1.010 100 110 022設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算下列各題。 （2） A=19/32, B=-17/128,求 A-B。（4）A=-87, B=53,求 A-B。解：（2） A=19/32= 0. 100 1100B, B二-17/128= -0. 001 0001BA補(bǔ)=00. 100 1100, B補(bǔ)=11. 110 1111 , 一 B補(bǔ)二00.001 0001 A-B補(bǔ)二A補(bǔ)+-B補(bǔ)=00.1001100 + 00. 0010001=00. 1011101無(wú)溢出A-B二 0. 101 1101B = 93/128B(4) A= -87= -101 0111B, B二53=110 101BA補(bǔ)二 11, 01