1、時序邏輯電路分析例題1、 分析下圖時序邏輯電路。解：1、列出驅(qū)動方程：2、列出狀態(tài)方程：將驅(qū)動方程代入JK觸發(fā)器的特性方程得：3、列出輸出方程：4、列出狀態(tài)轉(zhuǎn)換表：（1）當(dāng)A=1時：根據(jù)：；得：（2）當(dāng)A=0時：根據(jù)：；得：5、畫狀態(tài)轉(zhuǎn)換圖：6、說明電路實(shí)現(xiàn)的邏輯功能：此電路是一個可逆4進(jìn)制（二位二進(jìn)制）計(jì)數(shù)器，CLK是計(jì)數(shù)脈沖輸入端，A是加減控制端，Y是進(jìn)位和借位輸出端。當(dāng)控制輸入端A為低電平0時，對輸入的脈沖進(jìn)行加法計(jì)數(shù)，計(jì)滿4個脈沖，Y輸出端輸出一個高電平進(jìn)位信號。當(dāng)控制輸入端A為高電平1時，對輸入的脈沖進(jìn)行減法計(jì)數(shù)，計(jì)滿4個脈沖，Y輸出端輸出一個高電平借位信號。2、如圖所示時序邏輯電路

2、，試寫出驅(qū)動方程、狀態(tài)方程，畫出狀態(tài)圖，說明該電路的功能。解：驅(qū)動方程 狀態(tài)方程輸出方程 1、 狀態(tài)轉(zhuǎn)換表，如表所示。狀態(tài)轉(zhuǎn)換圖，略。 XZ0000100011000100010110001001001010001100111110002、 這是一個3進(jìn)制加減計(jì)數(shù)器，當(dāng)X=0時為加計(jì)數(shù)器，計(jì)滿后通過Z向高位進(jìn)位；X=1時為減計(jì)數(shù)器，計(jì)滿后通過Z向高位借位；能自啟動。例3、分析下圖所示的計(jì)數(shù)器電路（設(shè)初始狀態(tài)是0），要求（1） 畫出狀態(tài)轉(zhuǎn)換圖。（2） 畫出時序圖。（3） 說明是多少進(jìn)制計(jì)數(shù)器。1J1KC1QFF01J1KC1QFF11CPQ0Q1答：（1）（2）時序圖CPQ0Q14、分析下圖所示時序邏輯電路，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路實(shí)現(xiàn)的的邏輯功能。A為輸入變量。解：（1）列寫方程驅(qū)動方程：觸發(fā)器的驅(qū)動方程為： （2）列寫方程驅(qū)動方程：觸發(fā)器的特性方程為：將驅(qū)動方程代入特性方程可得狀態(tài)方程為：（3）列寫輸出方程： （4）列出狀態(tài)轉(zhuǎn)換表：當(dāng)A=1時：根據(jù)：；得：當(dāng)A=0時：根據(jù)：；得：（5）畫狀態(tài)轉(zhuǎn)換圖：（6）說明電路實(shí)現(xiàn)的邏輯功能：（2分）此電路是一個可逆4進(jìn)制計(jì)數(shù)器，CLK是計(jì)數(shù)脈沖輸入端，A是加減控制端，Y是進(jìn)位和借位輸出端。當(dāng)控制輸入端A為低電平0時，對輸入的脈沖進(jìn)行加法計(jì)數(shù)，計(jì)滿4個脈沖，Y輸出端輸出一個高電平進(jìn)位信號。當(dāng)控制輸