1、河南科技大學(xué)課 程 設(shè) 計 說 明 書課程名稱 現(xiàn)代電子系統(tǒng)課程設(shè)計題 目 直流電機控制設(shè)計學(xué) 院 班 級 學(xué)生姓名 指導(dǎo)教師 日 期 課程設(shè)計任務(wù)書（指導(dǎo)教師填寫）課程設(shè)計名稱 現(xiàn)代電子系統(tǒng)課程設(shè)計 學(xué)生姓名 專業(yè)班級 設(shè)計題目 直流電機控制設(shè)計 一、 課程設(shè)計目的學(xué)習(xí)直流電機PWM的FPGA控制；掌握PWM控制的工作原理；掌握GW48_SOPC實驗箱的使用方法；了解基于FPGA的電子系統(tǒng)的設(shè)計方法。二、 設(shè)計內(nèi)容、技術(shù)條件和要求利用PWM控制技術(shù)實現(xiàn)直流電機的速度控制。（1）基本要求： a速度調(diào)節(jié)：不少于4檔，可實現(xiàn)加減檔控制。b能控制電機的旋轉(zhuǎn)方向。c通過紅外光電電路測得電機的轉(zhuǎn)速，設(shè)計

2、頻率計用4位10進制顯示電機的轉(zhuǎn)速。（2）發(fā)揮部分a設(shè)計“去抖動”電路，實現(xiàn)直流電機轉(zhuǎn)速的精確測量。b修改設(shè)計，實現(xiàn)直流電機的閉環(huán)控制，旋轉(zhuǎn)速度可設(shè)置。c其它。三、 時間進度安排布置課題和講解：1天 查閱資料、設(shè)計：4天實驗：3天 撰寫報告：2天四、 主要參考文獻何小艇 電子系統(tǒng)設(shè)計 浙江大學(xué)出版社 2008.1潘松 黃繼業(yè) EDA技術(shù)實用教程 科學(xué)出版社 2006.10齊晶晶 現(xiàn)代電子系統(tǒng)設(shè)計實驗指導(dǎo)書 電工電子實驗教學(xué)中心 2009.8指導(dǎo)教師簽字： 2013年 11月21日 摘 要近年來，隨著科技的進步，直流電機得到了越來越廣泛的應(yīng)用，直流電機具有優(yōu)良的調(diào)速特性，調(diào)速平滑、方便、調(diào)速范圍

3、廣，過載能力強，能承受頻繁的沖擊負載，可實現(xiàn)頻繁的無極快速起動、制動和反轉(zhuǎn)，需要滿足生產(chǎn)過程自動化系統(tǒng)各種不同的特殊要求，從而對直流電機提出了較高的要求，改變電樞回路電阻調(diào)速、改變電壓調(diào)速等技術(shù)已遠遠不能滿足現(xiàn)代科技的要求，這時通過PWM（脈沖寬度調(diào)制技術(shù)）方式控制直流電機調(diào)速的方法就應(yīng)運而生。在本文中，我們設(shè)計了一個直流電機控制的電路。本設(shè)計以Quartus2軟件為工具，利用FPGA可編程芯片及VHDL語言編程實現(xiàn)直流電機PWM控制的設(shè)計。該設(shè)計可以實現(xiàn)直流電機的加速、減速以及電機的正傳和反轉(zhuǎn)，并且可以調(diào)整電機的轉(zhuǎn)速，還可以方便的讀出電機轉(zhuǎn)速的大小，能夠很方便的實現(xiàn)電機的自動控制?？傮w方案：

4、鋸齒波發(fā)生器和設(shè)定值計數(shù)器經(jīng)過數(shù)字比較器產(chǎn)生PWM波形；設(shè)定計數(shù)器設(shè)置PWM信號的占空比控制電機轉(zhuǎn)速；設(shè)計2選1多路選擇器控制電機的旋轉(zhuǎn)方向。直流電機PWM的PFGA控制的主要組成部分：1、 預(yù)置轉(zhuǎn)速模塊：通過一個ROM控制存儲器和D觸發(fā)器組成的微程序程制器設(shè)置直流電機的四個檔位。2、 PWM信號產(chǎn)生電路：產(chǎn)生PWM波，并且控制直流電機轉(zhuǎn)速。3、正反向控制模塊：用2選1數(shù)據(jù)選擇器控制直流電機PWM信號的輸入，以控制電機的旋轉(zhuǎn)方向。4、消抖電路：通過兩個維持阻塞D觸發(fā)器實現(xiàn)消抖，以便觀察。5、顯示模塊：通過LED燈和數(shù)碼管顯示直流電機的檔位、預(yù)置速度和實際速度關(guān)鍵詞：FPGA，PWM，VHDL，

5、直流電機，控制目錄一任務(wù)解析- 3 -1、任務(wù)與要求- 3 -2、系統(tǒng)原理框圖- 3 -二系統(tǒng)方案論證- 4 -2.1 總體方案與比較論證- 4 -2.2系統(tǒng)原理與結(jié)構(gòu)- 4 -主要芯片選型- 4 -系統(tǒng)結(jié)構(gòu)- 5 -2.2.3 FPGA直流電機驅(qū)動控制- 5 -三. 預(yù)置轉(zhuǎn)速模塊設(shè)計- 6 -3.1方案論證- 6 -四.PWM模塊設(shè)計- 7 -4.1設(shè)計方案論證- 7 -4.3 仿真波形- 8 -五.正反轉(zhuǎn)模塊設(shè)計- 8 -5.1 該模塊通過兩個2選1多路選擇器組成。- 8 -5.3 仿真波形圖- 9 -六消抖模塊設(shè)計- 9 -6.1方案論證- 9 -6.3 仿真波形圖- 10 -七. 顯示

6、模塊設(shè)計- 10 -7.1方案論證- 10 -7.2方案實施- 11 -7.3 仿真波形圖- 11 -八.總結(jié)- 11 -8.1測試性能概覽- 11 -8.2誤差分析- 12 -8.3心得體會- 12 -九 參考文獻- 13 -附錄1 ROM內(nèi)容及參考程序：- 14 -附錄2 系統(tǒng)整體原理圖：- 18 -一任務(wù)解析1、任務(wù)與要求 利用PWM控制技術(shù)實現(xiàn)直流電機的速度控制。（1）基本要求： a速度調(diào)節(jié)：不少于4檔，可實現(xiàn)加減檔控制。b能控制電機的旋轉(zhuǎn)方向。c通過紅外光電電路測得電機的轉(zhuǎn)速，設(shè)計頻率計用4位10進制顯示電機的轉(zhuǎn)速。（2）發(fā)揮部分a設(shè)計“去抖動”電路，實現(xiàn)直流電機轉(zhuǎn)速的精確測量。b修

7、改設(shè)計，實現(xiàn)直流電機的閉環(huán)控制，旋轉(zhuǎn)速度可設(shè)置。c其它。2、系統(tǒng)原理框圖二系統(tǒng)方案論證2.1 總體方案與比較論證方案一：采用線性控制方式進行直流電機的控制此方案一般用于小功率電機平滑轉(zhuǎn)速控制，而大功率電機高效控制時，則常使用PWM控制方式。方案二：采用單片機產(chǎn)生PWM信號波形進行直流電機的控制。此方案PWM信號是通過模擬比較器產(chǎn)生的，需要通過D/A轉(zhuǎn)換器產(chǎn)生鋸齒波電壓和設(shè)置參考電壓，通過外接模擬比較器輸出PWM波形，因此外圍電路比較復(fù)雜。方案三：采用FPGA中的數(shù)字PWM進行直流電機的控制。此方案用數(shù)字比較器代替模擬比較器，省去了外接的D/A轉(zhuǎn)換器和模擬比較器，F(xiàn)PGA外部連線很少、電路更加簡

8、單、便于控制。由于FPGA本身是將大量的邏輯功能集成到一個器件內(nèi)，集成度要遠遠高于單片機，能利用的資源也相對充裕，而且可移植性更強，可以較好地完成要求。綜上，選擇方案三。2.2系統(tǒng)原理與結(jié)構(gòu)2.2.1主要芯片選型Gw-48-PK2中FPGA可編程芯片：通過VHDL語言與該可編程芯片實現(xiàn)了對直流電機的PWM控制。數(shù)碼管、LED燈：實現(xiàn)對直流電機的檔位、實際速度和預(yù)置速度的顯示。按鍵：實現(xiàn)檔位的調(diào)換、速度預(yù)置、正反轉(zhuǎn)控制和預(yù)設(shè)使能控制。累加器：實現(xiàn)對紅外傳感信號的累加計數(shù)，進而實現(xiàn)測速功能2.2.2系統(tǒng)結(jié)構(gòu)直流電機控制結(jié)構(gòu)框圖 FPGA直流電機驅(qū)動控制FPGA直流電機驅(qū)動控制電路設(shè)定值計數(shù)器設(shè)置P

9、WM信號的占空比。當(dāng)U/D=1，輸入CLK2，使設(shè)定值計數(shù)器的輸出值增加，PWM的占空比增加，電機轉(zhuǎn)速加快；當(dāng)U/D=0，輸入CLK2，使設(shè)定值計數(shù)器的輸出值減小，PWM的占空比減小，電機轉(zhuǎn)速變慢。在CLK0的作用下，鋸齒波計數(shù)器輸出周期線性增加的鋸齒波。當(dāng)計數(shù)值小于設(shè)定值時，數(shù)字比較器輸出低電平；當(dāng)數(shù)值大于設(shè)定值時，數(shù)值比較器輸出高電平，由此產(chǎn)生周期性的PWM波形。旋轉(zhuǎn)方向控制電路控制直流電機轉(zhuǎn)向和啟/停，該電路由2選1多路選擇器組成，Z/F鍵控制選擇PWM波形從正端Z進入H橋，還是從反端進入H橋，以控制電機的旋轉(zhuǎn)方向。START鍵通過與門控制PWM的輸出，實現(xiàn)對電機的工作/停止控制。H橋電

10、路由大功率晶體管組成，PWM波形通過方向控制電路送到H橋，經(jīng)過過濾放大以后驅(qū)動電機轉(zhuǎn)動。三. 預(yù)置轉(zhuǎn)速模塊設(shè)計3.1方案論證通過為程序控制器設(shè)計電機四個檔位的轉(zhuǎn)速。微程序控制器主要由控制存儲器CS、微地址產(chǎn)生器和微控制器三大部分組成。其實現(xiàn)過程就是把控制子系統(tǒng)中的8個預(yù)置轉(zhuǎn)速（正/反）狀態(tài)要輸出的控制信號以及該狀態(tài)的轉(zhuǎn)移去向（U/D）安一定的格式編寫成微指令，將他們保存在存儲器。運行時，按預(yù)定的要求逐條取出這些預(yù)置轉(zhuǎn)速微指令，從而實現(xiàn)控制電機轉(zhuǎn)速過程。3.2 方案的實現(xiàn)四.PWM模塊設(shè)計4.1設(shè)計方案論證該模塊由三部分組成：設(shè)定值計數(shù)器、鋸齒波發(fā)生器和數(shù)字比較器。用FPGA產(chǎn)生PWM波形，只需

11、FPGA內(nèi)部資源就可以實現(xiàn)。用數(shù)字比較器代替模擬比較器，數(shù)字比較器的一端接設(shè)定計數(shù)器輸出，另一端接線性遞增計數(shù)器（鋸齒波發(fā)生器）輸出。當(dāng)線性計數(shù)器的值小于設(shè)定值時輸出低電平，當(dāng)計數(shù)器大于設(shè)定值時輸出高電平。脈寬調(diào)制式細分驅(qū)動電路的關(guān)鍵是脈沖調(diào)制，轉(zhuǎn)速的波動隨著PWM脈寬細分?jǐn)?shù)的增大而減小。4.2 方案實施4.3 仿真波形五.正反轉(zhuǎn)模塊設(shè)計5.1 該模塊通過兩個2選1多路選擇器組成。當(dāng)把PWM信號選通到正轉(zhuǎn)的H橋輸入端時，電機正轉(zhuǎn)（但同時要保證反轉(zhuǎn)輸入端接入低電平）；反之亦然。在數(shù)字電路設(shè)計中，進行選通設(shè)計用到最多的是二選一數(shù)據(jù)選擇器。把PWM信號接到兩個二選一選擇器的互逆的端口上，就可以保證一

12、次只有一個H橋端口有PWM信號輸入；另一對互逆的端口上接低電平，則又保證了不工作的H橋端口始終為低電平。5.2 方案實施5.3 仿真波形圖六消抖模塊設(shè)計6.1方案論證紅外檢測電路產(chǎn)生的脈沖信號在加到頻率計輸入端時，在開始的一段短暫的時間里，會產(chǎn)生抖動，所以要設(shè)計一個消抖電路去除抖動。輸入信號開始會有一段抖動，然后頻率趨于穩(wěn)定。很明顯，抖動的那一段信號的周期相對于穩(wěn)定后的信號來說很短。我們就可以通過兩個D觸發(fā)器濾除抖動的那一段信號。假設(shè)第一個D觸發(fā)器的輸出為D1，第二個D觸發(fā)器的輸出為D2。當(dāng)CLK上升沿到來時，若這時的輸入信號為高電平，那么輸出的D1就為1，D1經(jīng)過一個非門變成0，D1的非與D

13、2相與，輸出是0。第二個CLK上升沿到來時，若輸入信號還為高電平，則這時D1為1，D2為1，D1的非與D2相與，輸出還是0。只有當(dāng)CLK上升沿到來，輸入信號變成低電平時，這時D1變成0，D2為1，D1的非與D2相與后，輸出才為1。由此分析，當(dāng)CLK頻率選取合適時，在一個輸入信號高電平到來時，至少需要兩個CLK周期才能輸出高電平，而抖動的那一段信號由于周期太短，滿足不了這個要求，因此抖動信號就不會輸出，這樣就完成了消抖功能。6.2方案實施6.3 仿真波形圖七. 顯示模塊設(shè)計7.1方案論證本次設(shè)計的顯示模塊有三部分：電機轉(zhuǎn)速級別顯示、預(yù)置電機轉(zhuǎn)速顯示和實際電機轉(zhuǎn)速顯示。電機轉(zhuǎn)速級別顯示是通過PWM

14、模塊的一個輸出連接兩個LED燈，觀察LED燈亮滅情況分別顯示1、2、3和4檔位；預(yù)置電機轉(zhuǎn)速顯示是通過預(yù)置轉(zhuǎn)速模塊ROM控制存儲器的輸出連接四個數(shù)碼管，顯示四個檔位的預(yù)置轉(zhuǎn)速。實際電機轉(zhuǎn)速顯示模塊由一個分頻計和一個頻率計構(gòu)成，用分頻計將4HZ的輸入信號分成1HZ作為一端輸入，另一端輸入是消抖電路的輸出，可以通過數(shù)碼管顯示實際轉(zhuǎn)速。其原理就是檢測在一秒時間內(nèi)紅外電路產(chǎn)生的脈沖的個數(shù)，即檢驗在一秒時間內(nèi)電機轉(zhuǎn)動了多少圈7.2方案實施7.3 仿真波形圖八.總結(jié)8.1測試性能概覽本次使用的直流電機最高轉(zhuǎn)速為4500轉(zhuǎn)/分。l 速度測試：檔位（擋）預(yù)置轉(zhuǎn)速（轉(zhuǎn)/分）實際轉(zhuǎn)速（轉(zhuǎn)/分）01200 1032

15、12100 198523300 320834500 4370l 正反轉(zhuǎn)測試：按下按鍵，高電平正轉(zhuǎn)；再按按鍵，低電平反轉(zhuǎn)。8.2誤差分析此次設(shè)計中，電機的實際轉(zhuǎn)速未能達到預(yù)置轉(zhuǎn)速，原因主要包括兩個方面： 設(shè)計造成的誤差：預(yù)置轉(zhuǎn)速模塊的設(shè)計存在缺陷，ROM控制存儲器把預(yù)置速度定死，不能夠隨意通過按鍵控制預(yù)置轉(zhuǎn)速；再者是設(shè)計中未設(shè)計閉環(huán)控制模塊，也可導(dǎo)致轉(zhuǎn)速的誤差。 硬件系統(tǒng)造成的誤差：紅外傳感模塊的問題將導(dǎo)致速度測試的不準(zhǔn)確性；另外就是電機自身存在摩擦無法避免造成實際轉(zhuǎn)速減慢。8.3心得體會此次課程設(shè)計是基于FPGA產(chǎn)生PWM脈寬調(diào)制信號控制直流電機，基本的設(shè)計要求已經(jīng)實現(xiàn)，發(fā)揮部分未能圓滿完成。

16、通過這次課程設(shè)計我收獲了許多，不僅僅是知識方面，從思想上也認識了自己的不足，端正了某些方面的態(tài)度。本次課程設(shè)計維持兩周，第一周主要是負責(zé)資料的收集和整理，第二周是到實驗室驗證功能。由于之前自己一直忙于找工作，對課程設(shè)計的精力投入的不多，前期沒有好好準(zhǔn)備，導(dǎo)致沒能在驗收前，圓滿實現(xiàn)各個模塊的功能。進實驗后，遇到了很多難題，而且自己并不能一一解決，后來請教了同學(xué)，在同學(xué)的幫助下一步步改進，順利的實現(xiàn)了PWM模塊、正反轉(zhuǎn)模塊和頻率計模塊。消抖模塊自己查閱了書籍，最終利用兩個D觸發(fā)器實現(xiàn)其功能。最后考慮預(yù)置轉(zhuǎn)速模塊，由于自己所學(xué)的理論基礎(chǔ)不扎實，對知識點的理解不透徹，想了很久也沒能想出來，后來經(jīng)過同學(xué)

17、的提醒，自己聯(lián)系了之前所做的實驗，決定用設(shè)計微程序控制器的方法來實現(xiàn)預(yù)置轉(zhuǎn)速功能。因為自己此前浪費了一些時間，剩下調(diào)預(yù)置轉(zhuǎn)速模塊的時間不足，所以未能圓滿的調(diào)試出來，還有閉環(huán)控制模塊也沒能夠?qū)崿F(xiàn)。通過這次課程設(shè)計，我能更熟練的使用軟件和調(diào)試硬件，對FPGA有了更進一步的認識和了解。課程設(shè)計考察的知識是多方面的。首先自己要重視課程設(shè)計，對自己所要做的設(shè)計題目好好準(zhǔn)備資料和程序，這樣在進實驗室后才不會忙亂；其次，注重知識的積累。其實課程設(shè)計中考察的知識點很多都是我們以前學(xué)過的，例如這次課程設(shè)計中頻率計和二選一數(shù)據(jù)選擇器等，都是之前學(xué)過而且做過實驗的，如果平時不收集、整理和回顧所學(xué)知識，等用上的時候就

18、要重新學(xué)習(xí)，無形中降低了效率。還有對于自己不能夠思考出來的問題，要多向他人請教，然后消化吸收。最后，在平時進實驗室多多練習(xí)，把理論的東西轉(zhuǎn)化成實踐能力。雖然這次課程設(shè)計沒能夠完成所有設(shè)計指標(biāo)，但是能從過程中認識自身的不足，這將對往后的學(xué)習(xí)有很大的促進作用。九 參考文獻【1】何曉艇 電子系統(tǒng)設(shè)計第四版， 浙江大學(xué)出版社【2】潘松、 黃繼業(yè)EDA技術(shù)使用教程第三版，科學(xué)出版社【3】侯伯亨、 劉凱 、顧新VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計第三版，西安電子科技大學(xué)出版社【4】曹晰燕 、周鳳臣EDA技術(shù)試驗與課程設(shè)計，清華大學(xué)出版社附錄1 ROM內(nèi)容及參考程序：addr+000+001+010+01

19、10+100+101+110+111一 decd程序library ieee ;use ieee.std_logic_1164.all ;use ieee.std_logic_unsigned.all;entity decd is port ( clk2,ud,en: in std_logic ; dw : out std_logic_vector( 1 downto 0 ) ; sp : out std_logic_vector (3 downto 0 ) ;end ;architecture one of decd is signal xh : std_logic_vector ( 1 d

20、ownto 0 ) ; begin process( xh ) begin case xh is when "00" => sp <= "0100" ; when "01" => sp <= "0111" ; when "10" => sp <= "1011" ; when "11" => sp <= "1111" ; when others => null ; end case ;

21、 end process ; process (clk2 ) begin if en='1' then if clk2'event and clk2 = '1' then if ud='1' then if xh ="11" then xh <= "00" ; else xh <= xh +'1' ; end if ; else if xh ="00" then xh <= "11" ; else xh <= xh -&

22、#39;1' ; end if ; end if; end if; end if; end process ; dw <= xh ;end ;二 CNT5程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT5 ISPORT(CLK:IN STD_LOGIC;AA:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END CNT5;ARCHITECTURE FRE OF CNT5 ISSIGNAL CNT:STD_LOGIC_VECTOR(3 DOW

23、NTO 0);BEGINPROCESS(CLK)BEGINIF CLK'EVENT AND CLK ='1' THEN CNT<=CNT+1;END IF;END PROCESS;AA<=CNT(3 DOWNTO 0);END;三 CMP程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CMP ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);B:IN STD_LOGIC_VECTOR(3 DOWNTO 0);AG

24、B:OUT STD_LOGIC);END CMP;ARCHITECTURE C OF CMP ISBEGINPROCESS(A,B)BEGINIF B<=A THENAGB<='1'ELSIF B>A THENAGB<='0'END IF;END PROCESS;END;四 mux程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY mux IS PORT (A,B,S,START:IN STD_LOGIC; Y:OUT STD_LOGI