1、大專生期末試卷（一）、選擇題（每小題 2 分，共 30 分）1 某機(jī)字長 64 位， 1 位符號(hào)位， 63 位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最 大正整數(shù)位（ A ）A +(2 63-1)B +(2 64-1)C -(2 63-1)D -(2 64D ）。KBA 01MB 0 512KBC 0 56K0 256用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式為（C）。A 直接B 間接C 寄存器直接寄存器-1)請(qǐng)從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（ AC ）。浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件一階碼和尾數(shù)部件來實(shí)現(xiàn)。階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。階碼部件只進(jìn)行階碼相加，相減和比較操作

2、。尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。存儲(chǔ)單元是指（ c ）。存放 1 個(gè)二進(jìn)制信息位的存儲(chǔ)元 存放 1 個(gè)機(jī)器字的所有存儲(chǔ)元集合 存放 1 個(gè)字節(jié)的所有存儲(chǔ)元集合 存放 2 個(gè)字節(jié)的所有存儲(chǔ)元集合某機(jī)字長32位，存儲(chǔ)容量1MB若按字編址，它的尋址范圍是間接程序控制類的指令功能是（ D）。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C 進(jìn)行CPI和I/O設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序7 指令周期是指（ C ）。A CPU從主存取出一條指令的時(shí)間B CPU執(zhí)行一條指令的時(shí)間C CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間D 時(shí)鐘周期時(shí)間8 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正

3、確的句子是（ AC ）。A 當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線B 當(dāng)代總線結(jié)構(gòu)中，CPUffi它私有的cache 一起作為一個(gè)模塊與總線 相連C 系統(tǒng)中允許有一個(gè)這樣的CPU模塊9 CRT的顏色為256色，則刷新存儲(chǔ)器每個(gè)單元的字長是（C ）。A256 位B 16 位C 8 位D 7 位10發(fā)生中斷請(qǐng)求的條件是（C)。A一條指令執(zhí)行結(jié)束B一次 I/O 操作結(jié)束C機(jī)器內(nèi)部發(fā)生故障D一次DMA操作結(jié)束11中斷向量地址是（ C ）。A子程序入口地址B中斷服務(wù)程序入口地址C 中斷服務(wù)程序入口地址指示器D 例行程序入口地址12 IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)椋– ）。A 除異步傳送外，還提供

4、同步傳送方式B 提高了時(shí)鐘頻率C 除優(yōu)先權(quán)仲裁外，還提供均等仲裁 , 緊急仲裁兩種總線仲裁方 式D 能夠進(jìn)行熱插拔13 直接映射 cache 的主要優(yōu)點(diǎn)是實(shí)現(xiàn)簡單。這種方式的主要缺點(diǎn)是 （ B ）。A它比其他cache映射方式價(jià)格更貴B如果使用中的2個(gè)或多個(gè)塊映射到cache同一行，命中率則下降C它的存取時(shí)間大于其它c(diǎn)ache映射方式D cache中的塊數(shù)隨著主存容量增大而線性增加14 虛擬存儲(chǔ)器中段頁式存儲(chǔ)管理方案的特性為（D ）。A空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，不能動(dòng)態(tài)連接B空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)不易，不能動(dòng)態(tài)連接C空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接D

5、空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接15 安騰處理機(jī)的指令格式中，操作數(shù)尋址采用（ B ）。A R-R-S 型B R-R-R 型C R-S-S型D S-S-S型二、分析題（10分）下圖所示為計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)圖。請(qǐng)?jiān)诿恳患?jí)框內(nèi)填入適當(dāng)?shù)膶Ｓ?術(shù)語，并說明哪些是硬件級(jí)？哪些是軟件級(jí)？三、簡答題（10分）安騰處理機(jī)體系結(jié)構(gòu)有什么特點(diǎn)?四、計(jì)算題（12分）已知：x=+126, y=-120，求：x原，x反，x補(bǔ); y 原，y 反，y 補(bǔ)； x補(bǔ)+y補(bǔ)=? 由求得 x+y=?五、分析題（ 12 分）根據(jù)易失性、高密度、存儲(chǔ)元的晶體管、在系統(tǒng)中的可寫性，列表比較 各種存儲(chǔ)器（FLASH

6、SRAM DRAM ROM EPROM/lUPROM 的性能。六、證明題（ 12 分）用時(shí)空?qǐng)D法證明流水CPU比非流水CPU具有更高的吞吐率。七、分析題（ 14 分）說明中斷產(chǎn)生的條件，并畫出中斷處理過程流程圖。大專生期末試卷（二）、選擇題（每小題 2 分，共 30 分）1 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（ B）。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2 在機(jī)器數(shù)（ B ）中，零的表示形式是唯一的。A 原碼B 補(bǔ)碼C 移碼D 反碼3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（ D ）來實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原

7、碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器4 某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為256MB若按單字編址，它的尋址范 圍是（ D ）。A 064MBB 032MBC 0 32MD 064M5 主存貯器和CPU之間增加cache的目的是（ A ）。A 解決CPL和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU中通用寄存器的數(shù)量6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù) 外，另一個(gè)常需采用（ C ）。A 堆棧尋址方式B 立即尋址方式C 隱含尋址方式D 間接尋址方式7 同步控制是（ C ）。A 只適用于CPU空

8、制的方式B只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式8 描述 PCI 總線中基本概念不正確的句子是（C ）。APCI 總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備BPCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送CPCI 設(shè)備一定是主設(shè)備D系統(tǒng)中只允許有一條 PCI 總線9 CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器 的容量為（ B ）。101112A 512KBB 1MBC 256KBD 2MB為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用（A 通用寄存器特權(quán)指令是由（A 中斷程序D I/O 程序B 堆棧C 存儲(chǔ)器B ）。外存C

9、）執(zhí)行的機(jī)器指令。B 用戶程序C 操作系統(tǒng)核心程虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（問題。A 速度B 擴(kuò)大存儲(chǔ)容量C 成本前三者兼顧13 引入多道程序的目的在于（ A ）。A 充分利用CPU減少等待CPU寸間B 提高實(shí)時(shí)響應(yīng)速度C 有利于代碼共享，減少主輔存信息交換量D 充分利用存儲(chǔ)器14 在安騰處理機(jī)中，控制推測技術(shù)主要用于解決（B ）問題。A 中斷服務(wù)B與取數(shù)指令有關(guān)的控制相關(guān)C 與轉(zhuǎn)移指令有關(guān)的控制相關(guān)D 與存數(shù)指令有關(guān)的控制相關(guān)15 64位雙核安騰處理機(jī)采用了（ A ）技術(shù)。A 流水B 時(shí)間并行C 資源重復(fù)D 流水+資源重復(fù)、分析題（10分）下圖表示存儲(chǔ)器的分級(jí)結(jié)構(gòu)，請(qǐng)?jiān)谙鄳?yīng)的框內(nèi)填入適當(dāng)?shù)?/p>

10、存儲(chǔ)器名稱三、簡答題（10分）CPU中有哪幾類主要寄存器？說明其功能。四、分析題（12分）設(shè)機(jī)器字長64位，用定點(diǎn)整數(shù)表示，數(shù)符1位，尾數(shù)63位，問最大正 數(shù)是多少？最小負(fù)數(shù)是多少？五、設(shè)計(jì)題（14分）一位全加器（FA）的求和輸出S,進(jìn)位輸出C+1的邏輯表達(dá)式如下：S =A ®Bi ®CC+i=AB+(Ai ®B i )Ci 給定二輸入與門、二輸入或門、異或門三種器件，畫出一位全加器 FA的邏輯單元電路圖；用FA （框圖表示）設(shè)計(jì)32位串行進(jìn)位的補(bǔ)碼加法/減法器，只畫出最低2位和最高2位。六、簡答題（12分）說明RR型、RS型、SS型二地址指令的操作數(shù)物理位置在何

11、處？哪一類 執(zhí)行速度最快？哪一類執(zhí)行速度最慢？為什么？七、分析題（12分）下圖所示的多總線結(jié)構(gòu)中，說明HOST總線、PCI總線、北橋和南橋的作多總線結(jié)枸框圖大專生期末試卷（三）一、選擇題（每小題 2 分，共 30 分）1 運(yùn)算器的核心功能部件是（ B ）。A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器2 某單片機(jī)字長32位，其存儲(chǔ)容量為4MB若按字編址，它的尋址范圍是 （ A ）。A 1M B 4MB C 4M D 1MB3 某SRAM芯片，其容量為1MX 8位，除電源和接地端外，控制端有 E和 R/W該芯片的管腳引出線數(shù)目是（ D ）。A 20B 28 C 30 D 324 單

12、地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù) 以外，另一個(gè)數(shù)常需采用（ C ）。A堆棧尋址方式B 立即尋址方式C 隱含尋址方式D 間接尋址方式5 為確定下一條微指令的地址， 通常采用斷定方式， 其基本思想是（ C ）A 用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址B 用微程序計(jì)數(shù)器FC來產(chǎn)生后繼微指令地址C 通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段 控制產(chǎn)生后繼微指令地址D 通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址6 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ B ）。A 每一條機(jī)器指令由一條微指令來執(zhí)行B 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行

13、C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D 一條微指令由若干條機(jī)器指令組成7 雙端口存儲(chǔ)器所以能進(jìn)行高速讀 / 寫操作，是因?yàn)椴捎? D )。A 高速芯片B 新型器件C 流水技術(shù)D 兩套相互獨(dú)立的讀寫電路8 CPU 中跟蹤指令后繼地址的寄存器是( B )。A地址寄存器B程序計(jì)數(shù)器C指令寄存器D通用寄存器9 某寄存器中的數(shù)值為指令碼，只有 CPU£( A )才能識(shí)別它。A指令譯碼器B判斷程序C微指令D 時(shí)序信號(hào)10 為實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的方法是采用( B )。A 通用寄存器B 堆棧C 主存D 外存11 將 IEEE1394 串行標(biāo)準(zhǔn)接口與 SCSI 并行標(biāo)準(zhǔn)接口進(jìn)行

14、比較， 指出下面陳 述中不正確的項(xiàng)是( D )。A 前者數(shù)據(jù)傳輸率高B 前者數(shù)據(jù)傳送的實(shí)時(shí)性好C 前者使用 6 芯電纜，體積小D 前者不具有熱插拔能力12 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)(C )的時(shí)間。A 指令周期B 機(jī)器周期C 存儲(chǔ)周期D 總線周期13 下面陳述中，不屬于虛存機(jī)制要解決的問題項(xiàng)是( D )。A 調(diào)度問題B 地址映射問題C 替換與更新問題D 擴(kuò)大物理主存的存儲(chǔ)容量和字長14 進(jìn)程從運(yùn)行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（ D ）。A 被選中占有處理機(jī)時(shí)間B 等待某一事件發(fā)生C 等待的事件已發(fā)生D 時(shí)間片已用完15 安騰處理機(jī)的一組指令中，可以并行執(zhí)行的指令是（

15、 B ）A Id8 r1=r3 B add r6=r8,r9C SUB r3=r1,r4 D add r5=r3,r7二、簡答題（ 10 分） 主存儲(chǔ)器的性能指標(biāo)有哪些？其中哪些是速度指標(biāo)？解釋KB、 MB、GB、TB的概念。三、分析題（ 10 分）比較水平型微指令和垂直型微指令的特點(diǎn)。四、計(jì)算題（ 12 分）設(shè)x=-25 , y=-18 ,用帶求補(bǔ)器的原碼陣列乘法器求出乘法xX y=?并用十進(jìn)制乘法進(jìn)行驗(yàn)證。五、分析題（ 12 分）某機(jī)指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)OF源寄存器1源寄存器2目標(biāo)寄存器備用6位7位7fe5位六、設(shè)計(jì)題（12分）下圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通

16、路，說明各功能部件的名稱。設(shè)數(shù)存D-Cache存儲(chǔ)容量為2MX 64位，指存l-Cache存儲(chǔ)容量為1MX 32位，請(qǐng)標(biāo)注各 寄存器長度。A .忌張JiXYB總賤團(tuán)2七、分析題（14分）一條微指令字長 40位，其中微指令字段 30位，判別字段4位，下址字段6位。畫出微 程序控制器原理框圖。說明各組成部分的功能與數(shù)據(jù)。大專生期末試卷（四）、選擇題（每小題 2 分，共 30 分）但從系統(tǒng)結(jié)構(gòu)看，至今絕大多1 從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化 數(shù)計(jì)算機(jī)仍屬于（ B ）計(jì)算機(jī)A 并行B 馮諾依曼C 智能D 串行2數(shù)為某機(jī)字長 32位，其中 1位表示符號(hào)位 A ）若用定點(diǎn)整數(shù)表示， 則最小負(fù)整+1)A

17、 -(2 31-1)-(2 30-1)C -(2 31+1)D -(2 30以下有關(guān)運(yùn)算器的描述，C ）是正確的。只做加法運(yùn)算B 只做算術(shù)運(yùn)算算術(shù)運(yùn)算與邏輯運(yùn)算D 只做邏輯運(yùn)算EEPROM!指(DA 讀寫存儲(chǔ)器只讀存儲(chǔ)器C 閃速存儲(chǔ)器電擦除可編程只讀存儲(chǔ)器常用的虛擬存儲(chǔ)系統(tǒng)由磁表面存儲(chǔ)器。B ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的A cache- 主存主存- 輔存C cache- 輔存通用寄存器 -cacheRISC 訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（ D ）棧頂和次棧頂B 兩個(gè)主存單元一個(gè)主存單元和一個(gè)通用寄存器D 兩個(gè)通用寄存器7 當(dāng)前的CPUiC B ）組成。A 控制器B 控制器、運(yùn)

18、算器、 cacheC 運(yùn)算器、主存D 控制器、ALU主存8 流水CPU是由一系列叫做“段”的處理部件組成。和具備 m個(gè)并行部件 的CPU相比，一個(gè)m段流水CPU的吞吐能力是（ A ）。A 具備同等水平B 不具備同等水平C 小于前者D 大于前者9 在集中式總線仲裁中，（ A ）方式響應(yīng)時(shí)間最快。A 獨(dú)立請(qǐng)求B 計(jì)數(shù)器定時(shí)查詢C 菊花鏈10 CPU中跟蹤指令后繼地址的寄存器是（C ）。A 地址寄存器B 指令計(jì)數(shù)器C 程序計(jì)數(shù)器D 指令寄存器11 從信息流的傳輸速度來看，（ A ）系統(tǒng)工作效率最低。A 單總線B 雙總線C 三總線D 多總線12 單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（ C ）標(biāo)

19、志，以防止 本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A 中斷允許B 中斷請(qǐng)求C 中斷屏蔽D DMA請(qǐng)求13 安騰處理機(jī)的典型指令格式為（ C ）位。A 32 位 B 64 位 C 41 位 D 48 位14 下面操作中應(yīng)該由特權(quán)指令完成的是（ B ）。A 設(shè)置定時(shí)器的初值B 從用戶模式切換到管理員模式C 開定時(shí)器中斷D 關(guān)中斷15、下列各項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（D ）A 超長指令字 B 顯式并行指令計(jì)算 C 推斷執(zhí)行 D 超線程二、簡答題（ 10 分） 簡述引起流水線斷流的三種原因及解決辦法。三、簡答題（ 10 分）簡述磁表面存儲(chǔ)器的讀 / 寫工作原理。四、計(jì)算

20、題（ 12 分）x=+0.011111 , y=+010011,用補(bǔ)碼方法計(jì)算 x+y=?x-y=? 并判斷是否溢出。五、證明題（ 14 分） 試用定量表達(dá)式證明交叉存儲(chǔ)器的帶寬大于順序存儲(chǔ)器的帶寬六、分析題（ 10 分） 先畫出組成框圖,然后說明機(jī)器指令與微指令的關(guān)系。七、設(shè)計(jì)題（ 12 分）將磁盤、圖象設(shè)備、 CD-ROM 光盤、數(shù)字相機(jī)、掃描儀、打印機(jī)配置到 IEEE1394 串 行 I/O 標(biāo)準(zhǔn)接口，請(qǐng)畫出連接圖。大專生期末試卷（五）一、選擇題（每小題 2 分，共 30 分）1 下列數(shù)中最小的數(shù)是（ C ）。A （101001） 2 B （52） 8 C （101001） BCD D

21、（ 233）162 某DRAM芯片，其存儲(chǔ)容量為1MX 8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目 分別是（ D ）。A 8,19 B 8,20 C 19,8D 20,83 在下面描述的匯編語言基本概念中，不正確的表述是（ ）。A 對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí)B 匯編語言對(duì)機(jī)器的依賴性高C 用匯編語言編寫程序的難度比高級(jí)語言小D 匯編語言編寫的程序執(zhí)行速度比高級(jí)語言慢4 交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器， 它用（ ）方式執(zhí)行多個(gè)獨(dú)立 的讀寫操作。A 流水B 資源重復(fù)C 順序D 資源共享5 寄存器間接尋址方式中，操作數(shù)在（ ）。A 通用寄存器B 主存單元C 程序計(jì)數(shù)器D 堆棧6 機(jī)器指令與微指

22、令之間的關(guān)系是（ ）。A 用若干條微指令實(shí)現(xiàn)一條機(jī)器指令B 用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C 用一條微指令實(shí)現(xiàn)一條機(jī)器指令D 用一條機(jī)器指令實(shí)現(xiàn)一條微指令7 描述多媒體CPU基本概念中，不正確的是（）。A 多媒體CPU是帶有MM）技術(shù)的處理器B MMX是一種多媒體擴(kuò)展結(jié)構(gòu)C MMX旨令集是一種多指令流多數(shù)據(jù)流的并行處理指令D 多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的 CISC機(jī)器8 在集中式總線仲裁中，（ ）方式對(duì)電路故障最敏感。A 菊花鏈B 獨(dú)立請(qǐng)求C 計(jì)數(shù)器定時(shí)查詢9 流水線中造成控制相關(guān)的原因是執(zhí)行（ ）指令而引起。A 條件轉(zhuǎn)移B 訪內(nèi)C 算邏D 無條件轉(zhuǎn)移10 PCI 總線是一個(gè)高帶寬且與處

23、理器無關(guān)的標(biāo)準(zhǔn)總線。 下面描述中不正確 的是（ ）。A 采用同步定時(shí)協(xié)議B 采用分布式仲裁策略C 具有自動(dòng)配置能力D 適合于低成本的小系統(tǒng)11 下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（ ）。A 存儲(chǔ)介質(zhì)B 驅(qū)動(dòng)裝置C 控制電路D 計(jì)數(shù)器12 中斷處理過程中，（ ）項(xiàng)是由硬件完成。A 關(guān)中斷B 開中斷C 保存CPU現(xiàn)場D 恢復(fù)CPU現(xiàn)場13 IEEE1394 是一種高速串行 I/O 標(biāo)準(zhǔn)接口。以下選項(xiàng)中，（ ）項(xiàng)不屬 于IEEE1394的協(xié)議集。A 業(yè)務(wù)層B 鏈路層C 物理層D 串行總線管理14 下面陳述中，（ ）項(xiàng)屬于存儲(chǔ)管理部件 MMU勺職能。A 分區(qū)式存儲(chǔ)管理B 交換技術(shù)C 分頁技

24、術(shù)15 64 位的安騰處理機(jī)設(shè)置了四類執(zhí)行單元。下面陳述中，（ ）項(xiàng)不屬 于安騰的執(zhí)行單元。A 浮點(diǎn)執(zhí)行單元B 存儲(chǔ)器執(zhí)行單元C 轉(zhuǎn)移執(zhí)行單元 D 定點(diǎn)執(zhí)行單元二、簡答題（ 10 分）一臺(tái)機(jī)器的指令系統(tǒng)應(yīng)當(dāng)包含哪幾類指令？三、簡答題（ 10 分）多媒體CPU勺技術(shù)特征是什么？四、計(jì)算題（ 12 分）將數(shù)（20.59375） 1。轉(zhuǎn)換成IEEE754標(biāo)準(zhǔn)32位浮點(diǎn)的二進(jìn)制存儲(chǔ)格式。五、分析題（ 12 分）列表比較RISC和CISC機(jī)器的主要特征。六、計(jì)算題（ 12 分）某總線在一個(gè)總線周期中并行傳送 32 位數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一 個(gè)總線始終周期，總線時(shí)鐘頻率為 33MHz總線帶寬是多少？

25、如果一個(gè)總線周期 中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，總線時(shí)鐘頻率升至 66MHz總線帶寬是多少？七、設(shè)計(jì)題（ 14 分）利用1MX 8位的SRAM芯片（如圖所示）,設(shè)計(jì)一個(gè)1MX 32位的存儲(chǔ)器， 畫出地址總線、數(shù)據(jù)總線、控制總線（片選 CS#訪存允許E#讀寫命令R/W# 的連接圖。數(shù)據(jù)總線、地址總線均用雙線表示，標(biāo)注其寬度。AcA19SRAM1MX8cs片選I0°T5VA數(shù)據(jù)總線RAVEOE C使能大專生期末試卷（六）一、選擇題（每小題 2 分，共 30 分）1 下列數(shù)中最小的數(shù)是（ ）。A （101001） 2 B （52） 8 C （101001） BCD D （2 33）162 某D

26、RAM芯片，其存儲(chǔ)容量為512X 8位，該芯片的地址線和數(shù)據(jù)線的數(shù) 目是（ ）。A 8， 512 B 512， 8 C 18， 8 D 19， 83 在下面描述的匯編語言基本概念中，不正確的表述是（ ）。A 對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí)B 匯編語言對(duì)機(jī)器的依賴性高C 用匯編語言編寫程序的難度比高級(jí)語言小D 匯編語言編寫的程序執(zhí)行速度比高級(jí)語言慢4 交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器， 它用（ ）方式執(zhí)行多個(gè)獨(dú)立 的讀寫操作。A 流水B 資源重復(fù)C 順序D 資源共享5 寄存器間接尋址方式中，操作數(shù)在（ ）。A通用寄存器B 主存單元C 程序計(jì)數(shù)器D 堆棧6 描述多媒體CPU基本概念中，不正

27、確的是（）。A多媒體CPU是帶有MM）技術(shù)的處理器B MMX是一種多媒體擴(kuò)展結(jié)構(gòu)C MMX旨令集是一種多指令流多數(shù)據(jù)流的并行處理指令D多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的 CISC機(jī)器7 在集中式總線仲裁中，（ ）方式對(duì)電路故障最敏感。A 菊花鏈 B 獨(dú)立請(qǐng)求 C 計(jì)數(shù)器定時(shí)查詢8 機(jī)器指令與微指令之間的關(guān)系是（ ）。A 用若干條微指令實(shí)現(xiàn)一條機(jī)器指令B 用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C 用一條微指令實(shí)現(xiàn)一條機(jī)器指令D 用一條機(jī)器指令實(shí)現(xiàn)一條微指令9 流水線中造成控制相關(guān)的原因是執(zhí)行（ ）指令而引起。A 條件轉(zhuǎn)移 B 訪內(nèi) C 算邏 D 無條件轉(zhuǎn) 移10 PCI 總線是一個(gè)高帶寬且與處理器無關(guān)的

28、標(biāo)準(zhǔn)總線。下面描述中不正確的 是（ ）。A 采用同步定時(shí)協(xié)議B采用分布式仲裁策略C 具有自動(dòng)配置能力D適合于低成本的小系統(tǒng)11 下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（ ）。A 存儲(chǔ)介質(zhì) B 驅(qū)動(dòng)裝置 C 控制電 路 D 計(jì)數(shù)器12 中斷處理過程中，（ ）項(xiàng)是由硬件完成。A 關(guān)中斷B 開中斷C 保存CPU現(xiàn)場D 恢復(fù)CPU現(xiàn)場13 IEEE1394 是一種高速串行 I/O 標(biāo)準(zhǔn)接口。以下選項(xiàng)中，（ ）項(xiàng)不屬 于 IEEE1394 的協(xié)議集。A 業(yè)務(wù)層B 鏈路層C 物理層D 串行總線管理14 下面陳述中，（）項(xiàng)屬于存儲(chǔ)管理部件 MM的職能。A 分區(qū)式存儲(chǔ)管理B 交換技術(shù)C 分頁技術(shù)15

29、64 位的安騰處理機(jī)設(shè)置了四類執(zhí)行單元。下面陳述中，（ ）項(xiàng)不屬 于安騰的執(zhí)行單元。A 浮點(diǎn)執(zhí)行單元 B 存儲(chǔ)器執(zhí)行單元C 轉(zhuǎn)移執(zhí)行單元 D 定點(diǎn)執(zhí)行單元二、填空題（每小題 2 分，共 12 分）1 IEEE754 標(biāo)準(zhǔn)滾頂?shù)?64位浮點(diǎn)數(shù)格式中，符號(hào)位為 1 位，階碼為 11 位， 尾數(shù)為 52 位，則它能表示的最大規(guī)格化正數(shù)為（ ）。2 某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為64MB若按字編址，它的存儲(chǔ)系統(tǒng) 的地址線至少需要（ ）條。3 一個(gè)組相聯(lián)映射的Cache,有128塊，每組4塊，主存共有16384塊，每塊 64 個(gè)字，則主存地址共（ ）位，其中主存字塊標(biāo)記應(yīng)為（ ）位，組 地址應(yīng)為（ ）

30、位，Cache地址共（）位。4 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（），它通常包含若干個(gè)（ ），而后者又包含若干個(gè)（）。5 在虛存系統(tǒng)中，通常采用頁表保護(hù)，段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn)（）保護(hù)。6 安騰體系結(jié)構(gòu)采用推測技術(shù)，利用（ ）推測方法和（ ）推測方法 提高指令執(zhí)行的并行度。三、簡答題（每小題 8 分，共 16 分）1 機(jī)器指令對(duì)數(shù)據(jù)進(jìn)行操作，操作數(shù)分哪幾種類型？2 簡述CPU的四種基本功能。四、計(jì)算題（ 10 分）設(shè)x=-20 , y=+29,用帶求補(bǔ)器的原碼陣列乘法器求出乘積 xX y=?并用十 進(jìn)制乘法進(jìn)行驗(yàn)證。五、計(jì)算題（ 10 分）已知Cache存儲(chǔ)周期40ns，主存存儲(chǔ)

31、周期200ns，Cache/主存系統(tǒng)平均 訪問時(shí)間為50ns，求Cache的命中率是多少？六、分析題（10分）指令格式結(jié)構(gòu)如下圖所示，試分析指令格式及尋址方式特點(diǎn)6位 2位 6位 2位 位0P尋址方式奇存器尋址方式寄存器J源世址J目標(biāo)地址*七、分析題（12分）畫出DMA傳送數(shù)據(jù)流程圖。說明DMA方式與中斷方式相對(duì)程序查詢方式的創(chuàng)新點(diǎn)。大專生期末試卷（七）一、選擇題（每小題 2 分，共 30 分）1 從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多 數(shù)計(jì)算機(jī)仍屬于（ ）計(jì)算機(jī)。A 并行B 馮諾依曼C 智能D 串行2 某機(jī)字長 32 位，其中 1 位表示符號(hào)位。 若用定點(diǎn)整數(shù)表示，

32、則最小負(fù)整 數(shù)為（ ）。A -(2 31-1)B-(230-1)C -(2 31+1)D -(2+1)3以下有關(guān)運(yùn)算器的描述，（）是正確的。A只做加法運(yùn)算B 只做算術(shù)運(yùn)算C算術(shù)運(yùn)算與邏輯運(yùn)算D 只做邏輯運(yùn)算4EEPROM!指（）。A 讀寫存儲(chǔ)器B只讀存儲(chǔ)器C 閃速存儲(chǔ)器D電擦除可編程只讀存儲(chǔ)器5常用的虛擬存儲(chǔ)系統(tǒng)由（）兩級(jí)存儲(chǔ)器組成， 其中輔存是大容量的磁表面存儲(chǔ)器Acache-主存B主存- 輔存Ccache-輔存D通用寄存器 -cache6 RISC 訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（ ） A 棧頂和次棧頂B 兩個(gè)主存單元C 一個(gè)主存單元和一個(gè)通用寄存器D 兩個(gè)通用寄存器7 當(dāng)前的CP

33、UiC）組成。A 控制器B 控制器、運(yùn)算器、 cacheC 運(yùn)算器、主存D 控制器、ALU主存8 流水CPU是由一系列叫做“段”的處理部件組成。和具備 m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU的吞吐能力是（）。A 具備同等水平B 不具備同等水平C 小于前者D 大于前者9 在集中式總線仲裁中，（ ）方式響應(yīng)時(shí)間最快。A 獨(dú)立請(qǐng)求B 計(jì)數(shù)器定時(shí)查詢C 菊花鏈10 CPU中跟蹤指令后繼地址的寄存器是（）。A 地址寄存器B 指令計(jì)數(shù)器C 程序計(jì)數(shù)器D 指令寄存器11 從信息流的傳輸速度來看，（ ）系統(tǒng)工作效率最低。A 單總線B 雙總線C 三總線D 多總線12 單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立

34、即關(guān)閉（）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A中斷允許B 中斷請(qǐng)求C中斷屏蔽D DMA請(qǐng)求13 安騰處理機(jī)的典型指令格式為（ ）位。A 32 位 B 64 位 C 41 位 D 48 位14 下列各項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（A 超長指令字 B 顯式并行指令計(jì)算C 推斷執(zhí)行 D 超線程15 下面操作中應(yīng)該由特權(quán)指令完成的是（ ）。A 設(shè)置定時(shí)器的初值B 從用戶模式切換到管理員模式C 開定時(shí)器中斷D 關(guān)中斷二、填空題（每小題 2 分，共 12 分）1 字符信息是符號(hào)數(shù)據(jù)，屬于處理（ ）領(lǐng)域的問題，國際上采用的字符 系統(tǒng)是七單位的（ ）碼。2 雙端口存

35、儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用 （ ）并行技術(shù)，后者采用（ ）并行技術(shù)。3 虛擬存儲(chǔ)器分為頁式、（ ）式、（ ）式三種。4 安騰指令格式采用5個(gè)字段：除了操作碼（0P字段和推斷字段外，還 有3個(gè)7位的（ ）字段，它們用于指定（ ）2個(gè)源操作數(shù)和 1個(gè)目標(biāo)操作 數(shù)的地址。5 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（），它常用若干個(gè)（ ）來表示。6 64 位處理機(jī)的兩種典型體系結(jié)構(gòu)是 （）和（ ）。前者保持了與 IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡答題（每小題 8 分，共 16 分）1 設(shè)有浮點(diǎn)數(shù) x=2ExMx， y=2EyMy，寫出兩浮點(diǎn)數(shù)進(jìn)

36、行加法、減法、乘法、除法的運(yùn)算公式。2 磁盤存儲(chǔ)器的技術(shù)指標(biāo)有哪些？并解釋公式 Dr=nN （字節(jié)/ 秒）的含義。四、計(jì)算題（ 10 分）x 和 y 是無符號(hào)數(shù)，即 x=10110001, y=11010111求：邏輯或運(yùn)算 x+y=?邏輯與運(yùn)算x y=?邏輯異或運(yùn)算x® y=?邏輯同或運(yùn)算x。y=?五、計(jì)算題（ 10 分）設(shè)存儲(chǔ)器容量為64字，字長64位，模塊數(shù)m=4分別用順序方式和交 叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為64位，總線傳送周期 t =50ns。若連續(xù)讀出4個(gè)字，問順序存儲(chǔ)器和交叉存儲(chǔ)器帶寬各是多少？六、設(shè)計(jì)題（ 12 分）某機(jī)字長32位，主存容量為

37、64M字，采用單字長雙地址指令，64條指 令，通用寄存器 64個(gè)，試用立即、直接、寄存器、寄存器間址、變址、相對(duì) 6 種尋址方式設(shè)計(jì)指令格式。七、分析題（ 10 分）畫圖說明當(dāng)代總線的內(nèi)部結(jié)構(gòu)組成與外部功能部件的聯(lián)系。大專生期末試卷（八）、選擇題（每小題 2 分，共 30 分）1 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（）。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2 在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（ ）來實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原

38、碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器4 某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為256MB若按單字編址，它的尋址范 圍是（ ）。A 064MBB 032MBC 0 32MD 064M5 主存貯器和CPU之間增加cache的目的是（）。A 解決CPL和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU中通用寄存器的數(shù)量6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算， 除地址碼指明的一個(gè)操作數(shù)外， 另一個(gè)常需采用（ ）。A 堆棧尋址方式B 立即尋址方式C 隱含尋址方式D 間接尋址方式7 同步控制是（ ）。A 只適用于CPU空制的方式B 只適

39、用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式8 描述 PCI 總線中基本概念不正確的句子是（）。A PCI 總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備B PCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送C PCI 設(shè)備一定是主設(shè)備D 系統(tǒng)中只允許有一條 PCI 總線9 CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器 的容量為（ ）。A 512KB B 1MB C 256KB D 2MB10 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用（）。A 通用寄存器B 堆棧C 存儲(chǔ)器D 外存11 特權(quán)指令是由（）執(zhí)行的機(jī)器指令。A 中斷程序B 用戶

40、程序C 操作系統(tǒng)核心程序D I/O 程序12 虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（）問題。A 速度B 擴(kuò)大存儲(chǔ)容量C 成本D 前三者兼顧13 引入多道程序的目的在于（ ）。A充分利用CPU減少等待CPU寸間B 提高實(shí)時(shí)響應(yīng)速度C 有利于代碼共享，減少主輔存信息交換量D 充分利用存儲(chǔ)器14 在安騰處理機(jī)中，控制推測技術(shù)主要用于解決（ ）問題。A 中斷服務(wù)B 與取數(shù)指令有關(guān)的控制相關(guān)C 與轉(zhuǎn)移指令有關(guān)的控制相關(guān)D 與存數(shù)指令有關(guān)的控制相關(guān)15 64 位雙核安騰處理機(jī)采用了（ ）技術(shù)。A 流水 B 時(shí)間并行 C 資源重復(fù) D 流水 + 資源重復(fù)二、填空題（每小題 2 分，共 12 分）1 在計(jì)算機(jī)術(shù)語中，

41、將ALUg制器和（）存儲(chǔ)器合在一起稱為（）。2 廣泛使用的（ ）和（ ）都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度 比后者快，但集成度不如后者高。3 反映主存速度指標(biāo)的三個(gè)術(shù)語是存取時(shí)間、（ ）和（）。4 CPU從（）取出一條指令并執(zhí)行這條指令的時(shí)間和稱為（）。5 RISC 指令系統(tǒng)的最大特點(diǎn)是：只有（ ）指令和（ ）指令訪問存儲(chǔ) 器，其余指令的操作均在寄存器之間進(jìn)行。6 安騰體系機(jī)構(gòu)采用顯示并行指令計(jì)算技術(shù)， 在指令中設(shè)計(jì)了 （ ）字段， 用以指明哪些指令可以（ ）執(zhí)行。三、簡答題（每小題 8 分，共 16 分）1 多媒體CPU的技術(shù)特征有哪些？2 下圖表示存儲(chǔ)器的分級(jí)結(jié)構(gòu)，請(qǐng)?jiān)谙鄳?yīng)的框內(nèi)填入適當(dāng)

42、的存儲(chǔ)器名稱。四、計(jì)算題（10分）已知：x=+0.100111 , y=+0.111。采用陣列除法器方式計(jì)算 x - y=?五、分析題（10分）某加法器進(jìn)位鏈小組信號(hào)為C4COC1，低位來的進(jìn)位信號(hào)為G,請(qǐng)分別用 下述兩種方法寫出GGC2C的邏輯表達(dá)式：串行進(jìn)位方式并行進(jìn)位方式六、分析題（10分）下表列出基本尋址方式名稱，請(qǐng)?jiān)谒惴ㄒ涣兄袑懗霾僮鲾?shù)的物理位置或 有效地址EA的表達(dá)式。尋址方式名稱EA算法說明隱含尋址立即尋址A是指令中字殷直接尋址A是指令中字段間接尋址A是指令中字段寄存器尋址R為通用寄存器宇段寄存器間接尋址R為通用寄存黠字段袁址尋址A是指令中宇段堆核尋址七、設(shè)計(jì)題（ 12 分）利用

43、1MX 8位的DRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為4MK 8位的存儲(chǔ)器，畫 出地址總線、數(shù)據(jù)總線、控制總線（E# R/W# CS#及分組譯碼器的連接圖。大專生期末試卷（九）一、選擇題（每小題 2 分，共 30 分）1 某機(jī)字長 64 位，1位符號(hào)位， 63 位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最 大正整數(shù)位（ ）。A +（2 63-1）B +（2 64-1）C -（2 63-1）D -（2 64-1）2 請(qǐng)從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（ ）。A 浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件一階碼和尾數(shù)部件來 實(shí)現(xiàn)。B 階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。C 階碼部件只進(jìn)行階碼相加，相

44、減和比較操作。D 尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。3 存儲(chǔ)單元是指（ ）。A 存放 1 個(gè)二進(jìn)制信息位的存儲(chǔ)元B 存放 1 個(gè)機(jī)器字的所有存儲(chǔ)元集合C 存放 1 個(gè)字節(jié)的所有存儲(chǔ)元集合D 存放 2 個(gè)字節(jié)的所有存儲(chǔ)元集合4 某機(jī)字長32位，存儲(chǔ)容量1MB若按字編址，它的尋址范圍是（）。A 01MB 0 512KBC 0 56KD 0 256KB5 用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式為（ ）。A 直接B 間接C 寄存器直接D 寄存器間接6 程序控制類的指令功能是（ ）。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C 進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序7 指令

45、周期是指（ ）。A CPU從主存取出一條指令的時(shí)間B CPU執(zhí)行一條指令的時(shí)間C CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間D 時(shí)鐘周期時(shí)間8 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（ ）A 當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線B當(dāng)代總線結(jié)構(gòu)中，CPUffi它私有的cache 一起作為一個(gè)模塊與總線相連C系統(tǒng)中允許有一個(gè)這樣的CPU模塊9 CRT的顏色為256色，則刷新存儲(chǔ)器每個(gè)單元的字長是（）A 256 位B 16 位C 8 位 D 7 位10 發(fā)生中斷請(qǐng)求的條件是（ ）A 一條指令執(zhí)行結(jié)束B 一次 I/O 操作結(jié)束C 機(jī)器內(nèi)部發(fā)生故障D 一次DMA操作結(jié)束11 IEEE1394 所以能實(shí)現(xiàn)

46、數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)椋?）A 除異步傳送外，還提供同步傳送方式B 提高了時(shí)鐘頻率C 除優(yōu)先權(quán)仲裁外，還提供均等仲裁 , 緊急仲裁兩種總線仲裁方式D 能夠進(jìn)行熱插拔12 中斷向量地址是（ ）A 子程序入口地址B 中斷服務(wù)程序入口地址C 中斷服務(wù)程序入口地址指示器D 例行程序入口地址13 直接映射 cache 的主要優(yōu)點(diǎn)是實(shí)現(xiàn)簡單。 這種方式的主要缺點(diǎn)是（ ）。A 它比其他 cache 映射方式價(jià)格更貴B 如果使用中的 2 個(gè)或多個(gè)塊映射到 cache 同一行，命中率則下降C 它的存取時(shí)間大于其它 cache 映射方式D cache 中的塊數(shù)隨著主存容量增大而線性增加14 虛擬存儲(chǔ)器中段頁式存

47、儲(chǔ)管理方案的特性為（ ）。A 空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，不能動(dòng)態(tài)連接B 空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)不易，不能動(dòng)態(tài)連接C 空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接D 空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接15 安騰處理機(jī)的指令格式中，操作數(shù)尋址采用（ ）。A R-R-S 型 B R-R-R 型 C R-S-S型 D S-S-S 型二、填空題（每小題 2 分，共 12 分）1 IEEE6754 標(biāo)準(zhǔn)規(guī)定的 64 位浮點(diǎn)數(shù)格式中， 符號(hào)位為 1 位，階碼為 11 位， 尾數(shù)為 52 位。則它所能表示的最大規(guī)格化正數(shù)為（ ）。2 直接使用西文鍵盤輸入漢字，進(jìn)

48、行處理，并顯示打印漢字，要解決漢字 的（ ）、（ ）和（ ）三種不同用途的編碼。3 數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法，即（ ）表示法，（ ）表 示法，（ ）表示法，（ ）表示法。4 主存儲(chǔ)器的技術(shù)指標(biāo)有（ ），（ ），（ ），（ ）。5 cache 和主存構(gòu)成了（ ），全由（ ）來實(shí)現(xiàn)。6 安騰處理機(jī)采用 VLIW 技術(shù)，編譯器經(jīng)過優(yōu)化， 將多條能并行執(zhí)行的指令 合并成一個(gè)具有（ ）的超長指令字，控制多個(gè)獨(dú)立的（ ）同時(shí)工作。三、簡答題（每小題 8 分，共 16 分）1 總線的集中式仲裁有哪幾種方式？各有什么優(yōu)缺點(diǎn)？2 畫出SRAM和DRAM勺存儲(chǔ)元結(jié)構(gòu)圖，它們的存儲(chǔ)機(jī)理有什么不同？后者 的

49、創(chuàng)新意義何在？四、計(jì)算題（ 10 分）若浮點(diǎn)數(shù)x的IEEE754標(biāo)準(zhǔn)存儲(chǔ)格式為（41260000） 16,求其浮點(diǎn)數(shù)的十進(jìn) 制數(shù)值。五、計(jì)算題（ 10 分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2000次，主存完成存取 的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期200ns，求cache/ 主存系統(tǒng)的效率和平均訪問時(shí)間。六、設(shè)計(jì)題（ 12 分）圖1表示運(yùn)算器數(shù)據(jù)通路圖，單線表示控制信號(hào)， x和y是三選一多路 開關(guān)，按互斥方式工作。假定微指令字長判別測試字段占 2 位，下址字段占 6 位，請(qǐng)?jiān)O(shè)計(jì)微指令格式，用直接控制微命令控制此數(shù)據(jù)通路。畫出微指令結(jié)構(gòu)。七、設(shè)計(jì)題（

50、10分）假設(shè)有磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作，磁盤以30 的間隔向多路型 DMA控制器發(fā)出DMA請(qǐng)求。磁帶以45s的間隔發(fā)出DMA請(qǐng)求，打印機(jī)以150“的間隔發(fā)DMA 請(qǐng)求。根據(jù)傳輸速率，優(yōu)先級(jí)次序安排為磁盤、磁帶、打印機(jī)。假設(shè)多路DMA控制器每完成一次DMA傳送所需時(shí)間是5 ms請(qǐng)畫出DMA控制器服務(wù)三個(gè)設(shè)備的工作時(shí)空?qǐng)D。大專生期末試卷（十）一、選擇題（每小題 2 分，共 30 分）1 運(yùn)算器的核心功能部件是（ ）。A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存 器 D 通用寄存器2 某單片機(jī)字長32位，其存儲(chǔ)容量為4MB若按字編址，它的尋址范圍是 （）。A 1M B 4MB C 4M D 1MB3 某SRAM芯片，其容量為1MX 8位，除電源和接地端外，控制端有 E和R/W該芯片的管腳引出線數(shù)目是（）。A 20B 28 C 30 D 324 雙端口存儲(chǔ)器所以能進(jìn)行高速讀 /寫