1、主講教師：趙貽竹第八章可編程邏輯器件本章知識要點(diǎn)p PLD的基本概念 ;p 常用PLD及其在邏輯設(shè)計(jì)中的應(yīng)用 ;p ISP技術(shù)簡介。2提 綱3 低密度可編程邏輯器件2 PLD概述1 高密度可編程邏輯器件3 在系統(tǒng)編程技術(shù)簡介4 目前在數(shù)字系統(tǒng)設(shè)計(jì)中廣泛使用的可編程邏輯器件(Programmable Logic Device，簡稱PLD)屬于LSI中的半用戶定制電路。由于PLD具有結(jié)構(gòu)靈活、性能優(yōu)越、設(shè)計(jì)簡單等特點(diǎn)，因而在不同應(yīng)用領(lǐng)域中受到廣泛重視，是構(gòu)成數(shù)字系統(tǒng)的理想器件。數(shù)字系統(tǒng)中常用的大規(guī)模集成電路可分為三大類。非用戶定制電路(Noncustom design IC)全用戶定制電路(Ful

2、lcustom design IC)半用戶定制電路(Semicustom design IC)PLD概述概述 4 PLD是70年代開始發(fā)展起來的一種新型大規(guī)模集成電路。一片PLD所容納的邏輯門可達(dá)數(shù)百、 數(shù)千甚至更多，其邏輯功能可由用戶編程指定。 PLD特別適宜于構(gòu)造小批量生產(chǎn)的系統(tǒng)，或在系統(tǒng)開發(fā)研制過程中使用。PLD概述概述 58.1.1 PLD8.1.1 PLD的發(fā)展的發(fā)展 70年代初期: 第一種PLD器件-可編程只讀存儲器(PROM)問世。PROM由一個(gè)“與”陣列和一個(gè)“或”陣列組成，“與與”陣列是固定的，陣列是固定的，“或或”陣列是可編程的；陣列是可編程的； 70年代中期：出現(xiàn)了可編程

3、邏輯陣列(PLA)，PLA同樣由一個(gè)“與”陣列和一個(gè)“或”陣列組成，但其“與與”陣列陣列和和“或或”陣列都是可編程的；陣列都是可編程的； 70年代末期：出現(xiàn)了可編程陣列邏輯(PAL)。PAL器件器件的的“與與”陣列是可編程的，而陣列是可編程的，而“或或”陣列是固定的，陣列是固定的，它有多種輸出和反饋結(jié)構(gòu)，因而給邏輯設(shè)計(jì)帶來了很大的靈活性。但PAL器件 一般采用熔絲工藝，一旦編程后便不能改寫。PLD概述概述 6 80年代中期: 通用陣列邏輯(GAL)器件問世。GAL器件采用高速電可擦CMOS工藝，能反復(fù)擦除和改寫。特別是在結(jié)構(gòu)上采用了在結(jié)構(gòu)上采用了“輸出邏輯宏單元輸出邏輯宏單元”電路，電路，使一

4、種型號的GAL器件可以對幾十種PAL器件做到全兼容。給邏輯設(shè)計(jì)者帶來了更大的靈活性。 70年代末期：出現(xiàn)了可編程陣列邏輯(PAL)。PAL器器件的件的“與與”陣列是可編程的，而陣列是可編程的，而“或或”陣列是固定的，陣列是固定的，它有多種輸出和反饋結(jié)構(gòu)，因而給邏輯設(shè)計(jì)帶來了很大的靈活性。但PAL器件 一般采用熔絲工藝，一旦編程后便不能改寫。PLD概述概述 7 90年代: 產(chǎn)生了在系統(tǒng)編程(ISP)器件。在系統(tǒng)編程是在系統(tǒng)編程是指用戶具有在自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上為重構(gòu)邏指用戶具有在自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上為重構(gòu)邏輯而對邏輯器件進(jìn)行編程或反復(fù)改寫的能力。輯而對邏輯器件進(jìn)行編程或反復(fù)改

5、寫的能力。ISP器件為用戶提供了傳統(tǒng)的PLD技術(shù)無法達(dá)到的靈活性，帶來了極大的時(shí)間效益和經(jīng)濟(jì)效益，使可編程邏輯技術(shù)發(fā)生了實(shí)質(zhì)性飛躍。 PLD的發(fā)展和應(yīng)用，簡化了數(shù)字系統(tǒng)設(shè)計(jì)過程、降低了系統(tǒng)的體積和成本、提高了系統(tǒng)的可靠性和保密性。從根本上改變了系統(tǒng)設(shè)計(jì)方法，使各種邏輯功能的實(shí)現(xiàn)變得靈活、方便。 PLD概述概述 88.1.28.1.2PLDPLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)PLD的基本結(jié)構(gòu)由一個(gè)與陣列和一個(gè)或陣列組成，或的基本結(jié)構(gòu)由一個(gè)與陣列和一個(gè)或陣列組成，或陣列輸出是輸入的與或函數(shù)。陣列輸出是輸入的與或函數(shù)。陣列中輸入線和輸出線的交點(diǎn)通過邏輯元件相連接。陣列中輸入線和輸出線的交點(diǎn)通過邏輯元件相連接。

6、這些元件是接通還是斷開，可由廠家根據(jù)器件的結(jié)構(gòu)特征這些元件是接通還是斷開，可由廠家根據(jù)器件的結(jié)構(gòu)特征決定或由用戶根據(jù)要求編程決定。決定或由用戶根據(jù)要求編程決定。9PLD概述概述 PLD“與與”陣列的輸入為外部輸入原變量及在陣列中經(jīng)過陣列的輸入為外部輸入原變量及在陣列中經(jīng)過反相后的反變量。它們按所要求的規(guī)律連接到各個(gè)與門的輸入反相后的反變量。它們按所要求的規(guī)律連接到各個(gè)與門的輸入端，并在各與門的輸出端產(chǎn)生某些輸入變量的端，并在各與門的輸出端產(chǎn)生某些輸入變量的“與與”項(xiàng)作為項(xiàng)作為“或或”陣列的輸入，這些陣列的輸入，這些“與與”項(xiàng)按一定的要求連接到相應(yīng)或項(xiàng)按一定的要求連接到相應(yīng)或門的輸入端，在每個(gè)或

7、門的輸出端產(chǎn)生輸入變量的門的輸入端，在每個(gè)或門的輸出端產(chǎn)生輸入變量的“與與-或或”函函數(shù)表達(dá)式。數(shù)表達(dá)式。10PLD概述概述 在基本結(jié)構(gòu)的基礎(chǔ)上，附加一些其他邏輯元件，如輸入在基本結(jié)構(gòu)的基礎(chǔ)上，附加一些其他邏輯元件，如輸入緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元等即可構(gòu)成各緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元等即可構(gòu)成各種不同的種不同的PLD器件。器件。11PLD概述概述 128.1.3 PLD8.1.3 PLD的電路表示法的電路表示法 對于對于PLDPLD器件，用邏輯電路的一般表示法很難描述其器件，用邏輯電路的一般表示法很難描述其內(nèi)部電路。為此，對描述內(nèi)部電路。為此，對描述PLDPLD基

8、本結(jié)構(gòu)的有關(guān)邏輯符號和基本結(jié)構(gòu)的有關(guān)邏輯符號和規(guī)則作出了某些約定。規(guī)則作出了某些約定。PLD概述概述 13一.一.與門和或門與門和或門 下圖給出了下圖給出了3 3輸入與門的兩種表示法。傳統(tǒng)表示法輸入與門的兩種表示法。傳統(tǒng)表示法( (圖圖(a)(a)中與門的中與門的3 3個(gè)輸入個(gè)輸入A A、B B、C C在在PLDPLD表示法表示法( (圖圖(b)(b)中稱中稱為為3 3個(gè)輸入項(xiàng)，而輸出個(gè)輸入項(xiàng)，而輸出D D稱為稱為“與與”項(xiàng)。同樣，或門也采項(xiàng)。同樣，或門也采用類似方法表示。用類似方法表示。&DABC(a)&ABCD(b)PLD概述概述 二二. . 輸入緩沖器輸入緩沖器 典型輸入

9、緩沖器的典型輸入緩沖器的PLDPLD表示法如右圖所示。它的兩個(gè)輸表示法如右圖所示。它的兩個(gè)輸出出B B、C C是其輸入是其輸入A A的原和反（見圖中真值表）。的原和反（見圖中真值表）。1ABCAB C111000AC A,BPLD概述概述 14三三. . 連接方式連接方式 PLDPLD陣列交叉點(diǎn)上的三種連接方式如圖陣列交叉點(diǎn)上的三種連接方式如圖(a)(a)所示。實(shí)點(diǎn)所示。實(shí)點(diǎn)“”表示硬線連接，即固定連接；表示硬線連接，即固定連接；“”表示可編程表示可編程連接；沒有連接；沒有“” ” 和和“”的表示兩線不連接。如圖的表示兩線不連接。如圖(b)(b)中的輸出中的輸出F=ACF=AC。固定連接可編程

10、連接不連接&ABCF(a)(b)PLD概述概述 15四四. . 與門不執(zhí)行任何功能時(shí)的連接表示與門不執(zhí)行任何功能時(shí)的連接表示&DEFAB11 圖中，輸出為D的與門連接了所有的輸入項(xiàng)，其輸出方程為0BBAADABDEF00001010011000111001PLD概述概述 16&DEFAB11 為了方便起見，用標(biāo)有“”標(biāo)記的與門輸出來表示所有輸入緩沖器輸出全部連到某一“與”項(xiàng)的情況，如圖中輸出E。 與上述相反，圖中輸出F表示無任何輸入項(xiàng)與其相連，因此，該“與”項(xiàng)總是處于“浮動”的邏輯“1”。PLD概述概述 17提 綱18 低密度可編程邏輯器件2 PLD概述1 高密度可編程

11、邏輯器件3 在系統(tǒng)編程技術(shù)簡介4 根據(jù)根據(jù)PLDPLD中陣列和輸出結(jié)構(gòu)的不同，目前常用的低中陣列和輸出結(jié)構(gòu)的不同，目前常用的低密度密度PLDPLD有有4 4種主要類型：種主要類型： 可編程只讀存儲器可編程只讀存儲器PROMPROM 可編程邏輯陣列可編程邏輯陣列PLAPLA 可編程陣列邏輯可編程陣列邏輯PALPAL 通用陣列邏輯通用陣列邏輯GALGAL 低密度可編程邏輯器件低密度可編程邏輯器件198.2.1 8.2.1 可編程只讀存儲器可編程只讀存儲器PROM PROM 一一. . 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類 存儲器存儲器(Memory)是數(shù)字計(jì)算機(jī)和其他數(shù)字系統(tǒng)是數(shù)字計(jì)算機(jī)和其他數(shù)字

12、系統(tǒng)中存放信息的重要部件。隨著大規(guī)模集成電路的發(fā)展，中存放信息的重要部件。隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲器因其具有集成度高、速度快、功耗小、半導(dǎo)體存儲器因其具有集成度高、速度快、功耗小、價(jià)格低等優(yōu)點(diǎn)而被廣泛應(yīng)用于各種數(shù)字系統(tǒng)中。價(jià)格低等優(yōu)點(diǎn)而被廣泛應(yīng)用于各種數(shù)字系統(tǒng)中。低密度可編程邏輯器件低密度可編程邏輯器件20半導(dǎo)體存儲器按功能可分為兩大類。 隨機(jī)存取存儲器RAM(Random Access Memory) 只讀存儲器ROM(Read Only Memory)低密度可編程邏輯器件低密度可編程邏輯器件211. 1. 隨機(jī)存取存儲器隨機(jī)存取存儲器RAM RAM RAM是一種既可讀又可寫的存

13、儲器，故又稱為讀寫存是一種既可讀又可寫的存儲器，故又稱為讀寫存儲器。根據(jù)制造工藝的不同，儲器。根據(jù)制造工藝的不同，RAM又可分為雙極型和又可分為雙極型和MOS型兩種類型。型兩種類型。 l 雙極型RAM： 工作速度高，但成本高、功耗大、集成度低，主要用作高速小容量存儲器。l MOS型RAM： 功耗小、集成度高、成本低，但速度比雙極型 RAM低,適宜于構(gòu)造大容量存儲器。低密度可編程邏輯器件低密度可編程邏輯器件22 MOS型RAM又可進(jìn)一步分為靜態(tài)RAM(SRAM)和動態(tài)RAM(DRAM)兩種，相比之下DRAM的集成度更高。 RAM的優(yōu)點(diǎn)是讀寫方便，使用靈活；缺點(diǎn)是一旦斷電，所存儲的信息便會丟失，它

14、屬于易失性存儲器。低密度可編程邏輯器件低密度可編程邏輯器件232.2.只讀存儲器只讀存儲器ROMROM 只讀存儲器只讀存儲器ROM是一種在正常工作時(shí)只能讀出、是一種在正常工作時(shí)只能讀出、不能寫入的存儲器。通常用來存放那些固定不變的信息。不能寫入的存儲器。通常用來存放那些固定不變的信息。只讀存儲器存入數(shù)據(jù)的過程通常稱為編程。只讀存儲器存入數(shù)據(jù)的過程通常稱為編程。 低密度可編程邏輯器件低密度可編程邏輯器件24 只讀存儲器ROM屬于非易失性存儲器，即使切斷電源，ROM中的信息也不會丟失，因而在數(shù)字系統(tǒng)中獲得廣泛應(yīng)用。 根據(jù)工藝和編程方法的不同，可分為兩類。l 掩膜編程掩膜編程ROMROM（簡稱（簡稱

15、MROMMROM）：存放的內(nèi)容是由生產(chǎn)廠家在芯片制造時(shí)利用掩膜技術(shù)寫入的。優(yōu)點(diǎn)是可靠性高，集成度高，批量生產(chǎn)時(shí)價(jià)格便宜；缺點(diǎn)是用戶不能重寫或改寫，不靈活。l 用戶可編程用戶可編程ROMROM（簡稱（簡稱PROMPROM）：存放的內(nèi)容是由用戶根據(jù)需要在編程設(shè)備上寫入的。優(yōu)點(diǎn)是使用靈活方便，適宜于用來實(shí)現(xiàn)各種邏輯功能。低密度可編程邏輯器件低密度可編程邏輯器件25二二. . 可編程可編程ROMROM的結(jié)構(gòu)與類型的結(jié)構(gòu)與類型1. PROM1. PROM的邏輯結(jié)構(gòu)的邏輯結(jié)構(gòu) PROM PROM的結(jié)構(gòu)框圖如下圖所示，它主要由地址譯碼器的結(jié)構(gòu)框圖如下圖所示，它主要由地址譯碼器和存儲體兩大部分組成。和存儲體兩

16、大部分組成。 地址譯碼器地址譯碼器 存儲體存儲體1 -210n W WW1 -n10D D D1 -n0A A低密度可編程邏輯器件低密度可編程邏輯器件26 圖中，圖中，A0An-1為地址輸入線；為地址輸入線； 為地址譯碼輸為地址譯碼輸出線，又稱為字線；出線，又稱為字線；D0Dm-1為數(shù)據(jù)輸出線，又稱為位線。為數(shù)據(jù)輸出線，又稱為位線。地址譯碼器根據(jù)輸入地址碼譯出相應(yīng)字線，有選擇地去驅(qū)動地址譯碼器根據(jù)輸入地址碼譯出相應(yīng)字線，有選擇地去驅(qū)動相應(yīng)存儲單元，并通過輸出端相應(yīng)存儲單元，并通過輸出端D0Dm-1讀出該單元中存放的讀出該單元中存放的m位代碼。位代碼。 1 -20nWW 地址譯碼器地址譯碼器 存

17、儲體存儲體1 -210n W WW1 -n10D D D1 -n0A A低密度可編程邏輯器件低密度可編程邏輯器件27容量：容量：將一個(gè)將一個(gè)n位地址輸入和位地址輸入和m位數(shù)據(jù)輸出的位數(shù)據(jù)輸出的PROM的存儲的存儲容量表示為容量表示為2nm(位位)，意味著存儲體中有，意味著存儲體中有2nm個(gè)存儲元，個(gè)存儲元，每個(gè)存儲元的狀態(tài)代表一位二進(jìn)制代碼。每個(gè)存儲元的狀態(tài)代表一位二進(jìn)制代碼。 地址譯碼器地址譯碼器 存儲體存儲體1 -210n W WW1 -n10D D D1 -n0A A低密度可編程邏輯器件低密度可編程邏輯器件28存儲體的結(jié)構(gòu)示意圖如下：存儲體的結(jié)構(gòu)示意圖如下：低密度可編程邏輯器件低密度可編

18、程邏輯器件29存儲器的角度：存儲器的角度：l PROM由地址譯碼器和存儲體兩大部分組成；由地址譯碼器和存儲體兩大部分組成；邏輯電路角度：邏輯電路角度：l PROM的由一個(gè)固定連接的與門陣列和一個(gè)可編程的由一個(gè)固定連接的與門陣列和一個(gè)可編程連接的或門陣列組成。連接的或門陣列組成。30低密度可編程邏輯器件低密度可編程邏輯器件例如，一個(gè)例如，一個(gè)83可編程可編程ROM的邏輯結(jié)構(gòu)圖和陣列圖如下：的邏輯結(jié)構(gòu)圖和陣列圖如下：31低密度可編程邏輯器件低密度可編程邏輯器件 為了為了PROM設(shè)計(jì)的方便，通常將邏輯結(jié)構(gòu)圖簡化為設(shè)計(jì)的方便，通常將邏輯結(jié)構(gòu)圖簡化為陣列邏輯圖陣列邏輯圖，簡稱，簡稱陣列圖陣列圖。畫陣列圖

19、時(shí)，將。畫陣列圖時(shí)，將PROM中的中的每個(gè)與門和或門都簡化成一根線。每個(gè)與門和或門都簡化成一根線。低密度可編程邏輯器件低密度可編程邏輯器件32上圖的陣列邏輯圖如下圖所示。上圖的陣列邏輯圖如下圖所示。低密度可編程邏輯器件低密度可編程邏輯器件332. PROM2. PROM的類型的類型 根據(jù)存儲元電路構(gòu)造的不同，根據(jù)存儲元電路構(gòu)造的不同，PROM有有4種常用的種常用的類型。類型。 (1) (1) 一次編程的一次編程的ROM(PROM)ROM(PROM) 所有存儲元均被加工成同一狀態(tài)所有存儲元均被加工成同一狀態(tài)“0”(或或“1”)，用戶可通過編程將某些存儲元的狀態(tài)改變成另一狀態(tài)用戶可通過編程將某些存

20、儲元的狀態(tài)改變成另一狀態(tài)“1”(或或“0”)。這種編程只能進(jìn)行一次，一旦編程完。這種編程只能進(jìn)行一次，一旦編程完畢，其內(nèi)容便不能再改變。畢，其內(nèi)容便不能再改變。低密度可編程邏輯器件低密度可編程邏輯器件34 例如，一種采用雙極型三極管和熔絲組成的例如，一種采用雙極型三極管和熔絲組成的PROM。如。如下圖所示。下圖所示。 熔絲型熔絲型PROM在每個(gè)存儲元位置制作一個(gè)帶熔絲的三極在每個(gè)存儲元位置制作一個(gè)帶熔絲的三極管，三極管射極通過一根易熔金屬絲接到相應(yīng)的位線上。管，三極管射極通過一根易熔金屬絲接到相應(yīng)的位線上。低密度可編程邏輯器件低密度可編程邏輯器件35用戶按字線和位線選擇某個(gè)存儲元后，通過施加規(guī)

21、定寬度和用戶按字線和位線選擇某個(gè)存儲元后，通過施加規(guī)定寬度和幅度的脈沖電流，將三極管的熔絲熔斷，使該存儲元的狀態(tài)幅度的脈沖電流，將三極管的熔絲熔斷，使該存儲元的狀態(tài)被改變成與原狀態(tài)相反的狀態(tài)。熔絲一旦斷開，便不可再恢被改變成與原狀態(tài)相反的狀態(tài)。熔絲一旦斷開，便不可再恢復(fù)，因此，編程是一次性的。復(fù)，因此，編程是一次性的。 PROM與固定ROM相比，增加了靈活性。但因只能一次性編程，加之可靠性較差，故目前很少使用。低密度可編程邏輯器件低密度可編程邏輯器件36(2) (2) 可抹可編程可抹可編程ROM(EPROM)ROM(EPROM) EPROM不僅可由用戶編程存放指定的信息，而且可不僅可由用戶編程

22、存放指定的信息，而且可由用戶通過專用的紫外線燈照射芯片上的受光窗口，將原由用戶通過專用的紫外線燈照射芯片上的受光窗口，將原存儲內(nèi)容抹去，再寫入新的內(nèi)容。這一特性是由存儲內(nèi)容抹去，再寫入新的內(nèi)容。這一特性是由EPROM中存儲元的電路結(jié)構(gòu)決定的。中存儲元的電路結(jié)構(gòu)決定的。 EPROM的存儲元通常采用浮柵雪崩注入的存儲元通常采用浮柵雪崩注入MOS電路，電路，簡稱簡稱FAMOS管，管，或者疊柵雪崩注入或者疊柵雪崩注入MOS電路，電路，簡稱簡稱SIMOS管管。低密度可編程邏輯器件低密度可編程邏輯器件37 SIMOSSIMOS管的結(jié)構(gòu)示意圖、符號和存儲元電路分別如圖管的結(jié)構(gòu)示意圖、符號和存儲元電路分別如圖

23、 (a) (a) 、(b) (b) 和和(c)(c)所示。所示。 低密度可編程邏輯器件低密度可編程邏輯器件38 SIMOSSIMOS管有兩個(gè)重疊的柵極，上面一個(gè)為控制柵，在管有兩個(gè)重疊的柵極，上面一個(gè)為控制柵，在存儲器中與字線相連接；下面的一個(gè)被二氧化硅絕緣層包存儲器中與字線相連接；下面的一個(gè)被二氧化硅絕緣層包裹著，沒有引出線，如懸浮狀，所以稱作裹著，沒有引出線，如懸浮狀，所以稱作“浮柵浮柵”。低密度可編程邏輯器件低密度可編程邏輯器件39當(dāng)浮柵上沒有電荷時(shí)，當(dāng)浮柵上沒有電荷時(shí)，SIMOSSIMOS管與普通管與普通MOSMOS管一樣，給控制柵加管一樣，給控制柵加上控制電壓，管子導(dǎo)通；而當(dāng)浮柵上帶

24、有負(fù)電荷時(shí)，則襯底感上控制電壓，管子導(dǎo)通；而當(dāng)浮柵上帶有負(fù)電荷時(shí)，則襯底感應(yīng)的正電荷將使得管子的開啟電壓變高，如果給控制柵加上同應(yīng)的正電荷將使得管子的開啟電壓變高，如果給控制柵加上同樣的控制電壓，則管子處于截至狀態(tài)。因此，樣的控制電壓，則管子處于截至狀態(tài)。因此，SIMOSSIMOS管可以利管可以利用浮柵上是否帶有負(fù)電荷來實(shí)現(xiàn)用浮柵上是否帶有負(fù)電荷來實(shí)現(xiàn)“0”0”或或“1”1”的存儲。的存儲。 SIMOSSIMOS產(chǎn)品在出廠時(shí)，所有產(chǎn)品在出廠時(shí)，所有SIMOSSIMOS的浮柵均不帶電荷，即存的浮柵均不帶電荷，即存儲單元全為儲單元全為“1”1”。 低密度可編程邏輯器件低密度可編程邏輯器件40 EP

25、ROM雖然具有可反復(fù)編程的優(yōu)點(diǎn)而被廣泛使用，但雖然具有可反復(fù)編程的優(yōu)點(diǎn)而被廣泛使用，但EPROM只能整體擦除，而且擦除操作比較麻煩。而只能整體擦除，而且擦除操作比較麻煩。而E E P R O M 克 服 了克 服 了 E P R O M 的 這 一 不 足 。的 這 一 不 足 。(3) (3) 電可抹可編程電可抹可編程ROM(EEPROM)ROM(EEPROM) EEPROM的結(jié)構(gòu)與的結(jié)構(gòu)與EPROM相似，但相似，但EEPROM在浮柵上在浮柵上增加了一個(gè)遂道二極管，編程時(shí)可使電荷通過它流向浮柵，增加了一個(gè)遂道二極管，編程時(shí)可使電荷通過它流向浮柵，而擦除時(shí)可使電荷通過它流走，即擦除和編程均用電

26、完成。而擦除時(shí)可使電荷通過它流走，即擦除和編程均用電完成。這種器件不僅工作電流小、擦除速度快，而且允許改寫的次這種器件不僅工作電流小、擦除速度快，而且允許改寫的次數(shù)大大高于數(shù)大大高于EPROM，一般允許改寫，一般允許改寫1萬次以上萬次以上 。低密度可編程邏輯器件低密度可編程邏輯器件41(4) (4) 快閃存儲器快閃存儲器(Flash Memory) (Flash Memory) 快閃存儲器是新一代用電信號擦除的可編程快閃存儲器是新一代用電信號擦除的可編程ROM,它既它既吸收了吸收了EPROM結(jié)構(gòu)簡單、編程可靠的優(yōu)點(diǎn)，又具有結(jié)構(gòu)簡單、編程可靠的優(yōu)點(diǎn)，又具有EEPROM用隧道效應(yīng)擦除的快速性，而且

27、集成度可以很高用隧道效應(yīng)擦除的快速性，而且集成度可以很高（有時(shí)將其歸屬于高密度可編程邏輯器件）。（有時(shí)將其歸屬于高密度可編程邏輯器件）。低密度可編程邏輯器件低密度可編程邏輯器件42三三 . PROM. PROM應(yīng)用舉例應(yīng)用舉例 由于由于PROM是由一個(gè)固定連接的是由一個(gè)固定連接的“與與”陣列和一個(gè)可陣列和一個(gè)可編程連接的編程連接的“或或”陣列組成，所以，用戶只要改變陣列組成，所以，用戶只要改變“或或”陣列上連接點(diǎn)的數(shù)量和位置，就可以在輸出端形成由輸入陣列上連接點(diǎn)的數(shù)量和位置，就可以在輸出端形成由輸入變量變量“最小項(xiàng)之和最小項(xiàng)之和”表示的任何一種邏輯函數(shù)。表示的任何一種邏輯函數(shù)。 采用采用PRO

28、M進(jìn)行邏輯設(shè)計(jì)時(shí)，只需首先根據(jù)邏輯要求列進(jìn)行邏輯設(shè)計(jì)時(shí)，只需首先根據(jù)邏輯要求列出真值表，把真值表的輸入作為出真值表，把真值表的輸入作為PROM的輸入，然后根據(jù)的輸入，然后根據(jù)邏輯函數(shù)值確定對邏輯函數(shù)值確定對PROM“或或”陣列進(jìn)行編程的代碼，畫出陣列進(jìn)行編程的代碼，畫出相應(yīng)的陣列圖即可。相應(yīng)的陣列圖即可。低密度可編程邏輯器件低密度可編程邏輯器件43解解設(shè)設(shè)4位二進(jìn)制碼為位二進(jìn)制碼為B3B2B1B0，4位位Gray碼為碼為G3G2G1G0，可列出真值表為：，可列出真值表為： 二進(jìn)制數(shù)二進(jìn)制數(shù)Gray碼碼二進(jìn)制數(shù)二進(jìn)制數(shù)Gray碼碼B3 B2 B1 B0G3 G2 G1 G0B3 B2 B1 B0

29、G3 G2 G1 G00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 044 例例8.1 用用PROM設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將4位二進(jìn)制碼位二進(jìn)制碼轉(zhuǎn)換為轉(zhuǎn)換為Gray碼。碼。低

30、密度可編程邏輯器件低密度可編程邏輯器件G0G1G2G3“或或”陣列陣列“與與”陣列陣列B0B1B2B30 0B B1 1B B3 3B B3 3B Bm0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15選容量為選容量為244的的PROM實(shí)現(xiàn)給定功能。根據(jù)真值表可畫出實(shí)現(xiàn)給定功能。根據(jù)真值表可畫出PROM的陣列圖。的陣列圖。 45低密度可編程邏輯器件低密度可編程邏輯器件 例例8.2 用用PROM設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)發(fā)生器，其輸入為發(fā)生器，其輸入為4 位二進(jìn)制位二進(jìn)制碼，輸出為碼，輸出為8421碼。該電路串行地產(chǎn)生常數(shù)碼。該電路串行地產(chǎn)生常數(shù)，取小數(shù)點(diǎn)后，取小數(shù)點(diǎn)后15位數(shù)字，

31、即位數(shù)字，即=3.141592653589793，其邏輯框圖如下圖所示。，其邏輯框圖如下圖所示。低密度可編程邏輯器件低密度可編程邏輯器件46 解解 根據(jù)題意，可用一個(gè)根據(jù)題意，可用一個(gè)4位同步計(jì)數(shù)器控制位同步計(jì)數(shù)器控制PROM的地址輸入端，使其地址碼按的地址輸入端，使其地址碼按4位二進(jìn)制碼遞增的順序進(jìn)位二進(jìn)制碼遞增的順序進(jìn)行周期性地變化，以便對所有存儲單元逐個(gè)進(jìn)行訪問，行周期性地變化，以便對所有存儲單元逐個(gè)進(jìn)行訪問，存儲單元中依次存放存儲單元中依次存放的值，輸出則為的值，輸出則為的的8421碼。碼。低密度可編程邏輯器件低密度可編程邏輯器件47PROM的輸入輸出關(guān)系如下表所示：輸輸 入入輸輸 出

32、出二進(jìn)制數(shù)二進(jìn)制數(shù)Gray碼碼 A B C DW X Y ZB3 B2 B1 B0G3 G2 G1 G00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 1 10 0 0 10 1 0 00 0 0 10 1 0 11 0 0 10 0 1 00 1 1 0314159261 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 0 10 0 1 10 1 0 11 0 0 01 0 0 10 1 1 11 0 0 10 0 1 153589793低密度可編程邏輯

33、器件低密度可編程邏輯器件48低密度可編程邏輯器件低密度可編程邏輯器件498.2.2 8.2.2 可編程邏輯陣列可編程邏輯陣列PLAPLA 從實(shí)現(xiàn)邏輯函數(shù)的角度看，對于大多數(shù)邏輯函數(shù)而言，并從實(shí)現(xiàn)邏輯函數(shù)的角度看，對于大多數(shù)邏輯函數(shù)而言，并不需要使用全部最小項(xiàng)，尤其對于包含約束條件的邏輯函數(shù)，不需要使用全部最小項(xiàng)，尤其對于包含約束條件的邏輯函數(shù)，許多最小項(xiàng)是不可能出現(xiàn)的。由于許多最小項(xiàng)是不可能出現(xiàn)的。由于PROM的的“與與” 陣列固定陣列固定地產(chǎn)生地產(chǎn)生n個(gè)輸入變量的全部最小項(xiàng)。因此，個(gè)輸入變量的全部最小項(xiàng)。因此，PROM的的“與與”陣陣列沒有獲得充分利用，使得芯片面積造成浪費(fèi)。列沒有獲得充分利

34、用，使得芯片面積造成浪費(fèi)。 為了克服為了克服PROM的不足，產(chǎn)生了一種的不足，產(chǎn)生了一種“與與”陣列和陣列和“或或”陣陣列 均 可 編 程 的 邏 輯 器 件 ， 即 可 編 程 邏 輯 陣 列列 均 可 編 程 的 邏 輯 器 件 ， 即 可 編 程 邏 輯 陣 列PLA(Programmable Logic Array)。 低密度可編程邏輯器件低密度可編程邏輯器件50一一. . 邏輯結(jié)構(gòu)邏輯結(jié)構(gòu) 由一個(gè)由一個(gè)“與與”陣列和一個(gè)陣列和一個(gè)“或或”陣列構(gòu)成，陣列構(gòu)成，“與與”陣陣列和列和“或或”陣列都是可編程的。陣列都是可編程的。 在在PLA中，中，n個(gè)輸入變量的個(gè)輸入變量的“與與”陣列通過編

35、程提供需陣列通過編程提供需要的要的P個(gè)個(gè)“與與”項(xiàng)，項(xiàng)，“或或”陣列通過編程形成陣列通過編程形成“與與-或或”函函數(shù)式。由數(shù)式。由PLA實(shí)現(xiàn)的函數(shù)式是最簡實(shí)現(xiàn)的函數(shù)式是最簡“與與-或或”表達(dá)式。表達(dá)式。低密度可編程邏輯器件低密度可編程邏輯器件51例如，一個(gè)容量為例如，一個(gè)容量為363的的PLA的邏輯結(jié)構(gòu)圖和陣的邏輯結(jié)構(gòu)圖和陣列圖如下：列圖如下： 52低密度可編程邏輯器件低密度可編程邏輯器件 PLA的存儲容量不僅與輸入變量個(gè)數(shù)和輸出端個(gè)數(shù)有關(guān)，而且還和它的“與”項(xiàng)數(shù)(即與門數(shù))有關(guān)，存儲容量用輸入變量數(shù)(n)、與項(xiàng)數(shù)(p)、輸出端數(shù)(m)來表示。 前面所示PLA的容量為363。目前常見的有容量為

36、16488和14968等PLA器件。低密度可編程邏輯器件低密度可編程邏輯器件53二二. . 應(yīng)用舉例應(yīng)用舉例 采用PLA進(jìn)行邏輯設(shè)計(jì)，可以十分有效地實(shí)現(xiàn)各種邏輯功能。相對PROM而言，PLA更靈活、更經(jīng)濟(jì)、結(jié)構(gòu)更簡單。 用PLA設(shè)計(jì)組合邏輯電路時(shí)，一般分為兩步： 將給定問題的邏輯函數(shù)按多輸出邏輯函數(shù)的化簡方法將給定問題的邏輯函數(shù)按多輸出邏輯函數(shù)的化簡方法簡化成最簡簡化成最簡“與與-或或”表達(dá)式；表達(dá)式； 根據(jù)最簡表達(dá)式中的不同根據(jù)最簡表達(dá)式中的不同“與項(xiàng)與項(xiàng)” 以及各函數(shù)最簡以及各函數(shù)最簡“與與-或或”表達(dá)式表達(dá)式 確定確定“與與”陣列和陣列和“或或”陣列，并畫出陣列，并畫出陣列邏輯圖。陣列邏

37、輯圖。低密度可編程邏輯器件低密度可編程邏輯器件54 例例8.3 8.3 用用PLA設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將一位十進(jìn)制數(shù)的設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將一位十進(jìn)制數(shù)的8421碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3碼。碼。 解解 設(shè)設(shè)ABCD-表示表示8421碼，碼，WXYZ-表示余表示余3碼，可碼，可列出轉(zhuǎn)換電路的真值表如下表所示。列出轉(zhuǎn)換電路的真值表如下表所示。低密度可編程邏輯器件低密度可編程邏輯器件55A B C DW X Y ZA B C DW X Y Z0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 1 10 1 0 00 1 0 10

38、1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 0 1 11 1 0 0d d d dd d d dd d d dd d d dd d d dd d d d低密度可編程邏輯器件低密度可編程邏輯器件5657根據(jù)真值表寫出函數(shù)表達(dá)式，并按照多輸出函數(shù)化簡根據(jù)真值表寫出函數(shù)表達(dá)式，并按照多輸出函數(shù)化簡法則利用卡諾圖進(jìn)行化簡，可得到最簡與法則利用卡諾圖進(jìn)行化簡，可得到最簡與- -或表達(dá)式如下：或表達(dá)式如下：DZDCCDYDCBDBCBXBDBCAW低密度可編程邏輯器件低

39、密度可編程邏輯器件 陣列邏輯圖：陣列邏輯圖：DZDCCDYDCBDBCBXBDBCAW低密度可編程邏輯器件低密度可編程邏輯器件5859可編程陣列邏輯可編程陣列邏輯 (PAL)是一種是一種“與與”陣列可編程，陣列可編程，“或或”陣列固定陣列固定的邏輯器件。的邏輯器件。8.2.3可編程陣列邏輯（PAL）PAL(Programmable Array Logic)是在是在PROM和和PLA的基礎(chǔ)上發(fā)展起來的一種可編程邏輯器件。它相對于的基礎(chǔ)上發(fā)展起來的一種可編程邏輯器件。它相對于PROM而言，使用更靈活，且易于完成多種邏輯功能，同而言，使用更靈活，且易于完成多種邏輯功能，同時(shí)又比時(shí)又比PLA工藝簡單，

40、易于實(shí)現(xiàn)。工藝簡單，易于實(shí)現(xiàn)。低密度可編程邏輯器件低密度可編程邏輯器件60圖圖 (a)給出了一個(gè)三給出了一個(gè)三 輸入三輸出輸入三輸出PAL的邏輯結(jié)構(gòu)圖，通常將的邏輯結(jié)構(gòu)圖，通常將其表示成圖其表示成圖 (b)所示形式。所示形式。一. PAL的邏輯結(jié)構(gòu) 低密度可編程邏輯器件低密度可編程邏輯器件 PAL每個(gè)輸出包含的每個(gè)輸出包含的“與與”項(xiàng)數(shù)目是由固定連接的項(xiàng)數(shù)目是由固定連接的“或或”陣列提供的。在典型邏輯設(shè)計(jì)中，陣列提供的。在典型邏輯設(shè)計(jì)中， 一般函數(shù)約包一般函數(shù)約包含含3個(gè)個(gè)4個(gè)個(gè)“與與”項(xiàng)，而現(xiàn)有項(xiàng)，而現(xiàn)有PAL器件最多可為每個(gè)輸器件最多可為每個(gè)輸出提供出提供8個(gè)個(gè)“與與”項(xiàng)，因項(xiàng)，因 此，使

41、用這種器件能很好地完此，使用這種器件能很好地完成各種常用邏輯電路的設(shè)計(jì)。成各種常用邏輯電路的設(shè)計(jì)。 PAL器件的結(jié)構(gòu)器件的結(jié)構(gòu)(包括輸入、輸出、包括輸入、輸出、“與與”項(xiàng)數(shù)目項(xiàng)數(shù)目)是由生產(chǎn)廠家固定的。是由生產(chǎn)廠家固定的。 低密度可編程邏輯器件低密度可編程邏輯器件61從PAL問世至今，大約已生產(chǎn)出幾十種不同的產(chǎn)品，按照按照PAL的輸出和反饋結(jié)構(gòu)，通?？煞譃榈妮敵龊头答伣Y(jié)構(gòu)，通常可分為5種基本類型：種基本類型： 專用輸出的基本門陣列結(jié)構(gòu)。專用輸出的基本門陣列結(jié)構(gòu)。 帶反饋的可編程帶反饋的可編程I/O結(jié)構(gòu)。結(jié)構(gòu)。 帶反饋的寄存器輸出結(jié)構(gòu)。帶反饋的寄存器輸出結(jié)構(gòu)。 加異或、帶反饋的寄存器輸出結(jié)構(gòu)。加

42、異或、帶反饋的寄存器輸出結(jié)構(gòu)。 算術(shù)選通反饋結(jié)構(gòu)。算術(shù)選通反饋結(jié)構(gòu)。低密度可編程邏輯器件低密度可編程邏輯器件62(1) 專用輸出的基本門陣列結(jié)構(gòu)專用輸出的基本門陣列結(jié)構(gòu) 這種結(jié)構(gòu)類型適用于實(shí)現(xiàn)組合邏輯函數(shù)。常見產(chǎn)品有這種結(jié)構(gòu)類型適用于實(shí)現(xiàn)組合邏輯函數(shù)。常見產(chǎn)品有PAL10H8(10個(gè)輸入，個(gè)輸入，8個(gè)輸出，輸出高電平有效個(gè)輸出，輸出高電平有效)，PAL12L6(12個(gè)輸入，個(gè)輸入，6個(gè)輸出，輸出低電平有效個(gè)輸出，輸出低電平有效)等。等。低密度可編程邏輯器件低密度可編程邏輯器件63 下圖表示專用輸出的基本門陣列結(jié)構(gòu)類型的1個(gè)輸入、1個(gè)輸出、4個(gè)“與”項(xiàng)的局部電路。 圖中輸出部分采用或非門，為低電

43、平有效器件。若輸出部分采用或門結(jié)構(gòu)，則為高電平有效器件。有的器件輸出部分采用互補(bǔ)輸出的或門，則稱為互補(bǔ)輸出器件。低密度可編程邏輯器件低密度可編程邏輯器件64(2) 帶反饋的可編程帶反饋的可編程I/O結(jié)構(gòu)結(jié)構(gòu) 帶反饋的可編程帶反饋的可編程I/O結(jié)構(gòu)通常又稱為異步可編程結(jié)構(gòu)通常又稱為異步可編程I/O結(jié)結(jié)構(gòu)。該類構(gòu)。該類PAL器件常見產(chǎn)品有器件常見產(chǎn)品有PAL16L8(10 個(gè)輸入，個(gè)輸入，8個(gè)個(gè)輸出，輸出，6個(gè)反饋輸入個(gè)反饋輸入)以及以及PAL20L10(12個(gè)輸入，個(gè)輸入，10個(gè)輸個(gè)輸出，出，8個(gè)反饋輸入個(gè)反饋輸入)。低密度可編程邏輯器件低密度可編程邏輯器件65下圖給出了這種結(jié)構(gòu)類型的一個(gè)局部電

44、路。該結(jié)構(gòu)類型有何特點(diǎn)呢？低密度可編程邏輯器件低密度可編程邏輯器件66 圖中，最上面一個(gè)與門作為輸出三態(tài)緩沖器的選通控制。若該與門的輸出為“0”，則三態(tài)緩沖器處于高阻狀態(tài)，對應(yīng)的I/O引腳作為輸入使用，這時(shí)右邊一個(gè)互補(bǔ)輸出緩沖器作為輸入緩沖器用。低密度可編程邏輯器件低密度可編程邏輯器件67相反地，若最上面與門的輸出為“1”，則三態(tài)緩沖器為工作狀態(tài)，對應(yīng)I/O引腳作為輸出使用?？梢姡ㄟ^編程指定某些I/O端方向，可改變器件輸入/輸出線數(shù)目的比例。低密度可編程邏輯器件低密度可編程邏輯器件68(3) 帶反饋的寄存器輸出結(jié)構(gòu)帶反饋的寄存器輸出結(jié)構(gòu) 帶反饋的寄存器輸出結(jié)構(gòu)使PAL構(gòu)成了典型的時(shí)序網(wǎng)絡(luò)結(jié)構(gòu)

45、。該類器件的典型產(chǎn)品有PAL16R8(8個(gè)輸入、8個(gè)寄存器輸出、8個(gè)反饋輸入、1個(gè)公共時(shí)鐘和1個(gè)公共選通)。低密度可編程邏輯器件低密度可編程邏輯器件69 帶反饋的寄存器輸出結(jié)構(gòu)的局部電路如下圖所示。低密度可編程邏輯器件低密度可編程邏輯器件70 圖中，由或門產(chǎn)生的輸出在系統(tǒng)時(shí)鐘CLK(公共的)作用下存入到D觸發(fā)器中，觸發(fā)器的輸出通過帶有公共選通(OE)的三態(tài)緩沖器送到輸出端，此輸出是低電平有效。低密度可編程邏輯器件低密度可編程邏輯器件71 D觸發(fā)器的輸出通過一個(gè)緩沖器反饋回“與”陣列，這種反饋功能使PAL構(gòu)成了典型的時(shí)序網(wǎng)絡(luò)結(jié)構(gòu)，從而能實(shí)現(xiàn)時(shí)序邏輯電路功能，例如，加減計(jì)數(shù)、移位等操作。低密度可編

46、程邏輯器件低密度可編程邏輯器件72 (4) 加加“異或異或”、帶反饋的寄存器輸出結(jié)構(gòu)、帶反饋的寄存器輸出結(jié)構(gòu) 這種結(jié)構(gòu)是在帶反饋寄存器輸出結(jié)構(gòu)的基礎(chǔ)上增加了一個(gè)異或門，該類電路的典型產(chǎn)品有PAL16RP8 (8個(gè)輸入，8個(gè)寄存器輸出，8個(gè)反饋輸入)。低密度可編程邏輯器件低密度可編程邏輯器件73該類PAL的一個(gè)局部電路如下圖所示。 圖中，在D觸發(fā)器的D端引入一個(gè)異或門，使D端的極性可通過編程設(shè)置，這實(shí)際上是允許把輸出端置為高電位有效或者低電位有效。低密度可編程邏輯器件低密度可編程邏輯器件74(5) 算術(shù)選通反饋結(jié)構(gòu)算術(shù)選通反饋結(jié)構(gòu) 算術(shù)PAL是在綜合前幾種PAL結(jié)構(gòu)特點(diǎn)的基礎(chǔ)上，增加了反饋選通電

47、路，使之能實(shí)現(xiàn)多種算術(shù)運(yùn)算功能。算術(shù)PAL的典型產(chǎn)品有PAL16A4(8個(gè)輸入、4個(gè)寄存器輸出、4個(gè)可編程I/O輸出、4個(gè)反饋輸入、4個(gè)算術(shù)選通反饋輸入)。低密度可編程邏輯器件低密度可編程邏輯器件75下圖給出了這種結(jié)構(gòu)的一個(gè)局部電路。低密度可編程邏輯器件低密度可編程邏輯器件76 圖中，反饋選通電路中的4個(gè)或門接收反饋項(xiàng)A和輸入項(xiàng)B，輸出 , 以此4個(gè)項(xiàng)作為邏輯變量送“與”陣列進(jìn)行編程，可以獲得對A、B進(jìn)行二元邏輯操作的16種可能的邏輯組合。 反饋選通電路的卡諾圖如右圖所示。B),A( ),B(A B),(A)BA( 低密度可編程邏輯器件低密度可編程邏輯器件77下圖給出了反饋選通電路的算術(shù)功能編

48、程。低密度可編程邏輯器件低密度可編程邏輯器件78二二. PAL. PAL設(shè)計(jì)的一般步驟設(shè)計(jì)的一般步驟 用PAL進(jìn)行邏輯設(shè)計(jì)的一般步驟如下： 低密度可編程邏輯器件低密度可編程邏輯器件建立給定問題的邏輯描述寫出相應(yīng)的函數(shù)表達(dá)式選擇合適器件編程實(shí)現(xiàn)79GAL的基本結(jié)構(gòu)與的基本結(jié)構(gòu)與PAL相類似，都是由一個(gè)可編程相類似，都是由一個(gè)可編程的與陣列去驅(qū)動一個(gè)固定連接的或陣列，所不同的是輸出的與陣列去驅(qū)動一個(gè)固定連接的或陣列，所不同的是輸出部件結(jié)構(gòu)不同。部件結(jié)構(gòu)不同。GAL在每一個(gè)輸出端都集成有一個(gè)輸出在每一個(gè)輸出端都集成有一個(gè)輸出邏輯宏單元邏輯宏單元(OLMC)，允許用戶定義每個(gè)輸出的結(jié)構(gòu)和功，允許用戶定

49、義每個(gè)輸出的結(jié)構(gòu)和功能。能。8.2.4通用陣列邏輯（GAL）80低密度可編程邏輯器件低密度可編程邏輯器件典型器件有典型器件有GAL16V8：GAL16V8芯片是具有芯片是具有8個(gè)固個(gè)固定輸入引腳、最多可達(dá)定輸入引腳、最多可達(dá)16個(gè)輸入引腳，個(gè)輸入引腳，8個(gè)輸出引腳，輸個(gè)輸出引腳，輸出可編程的一種出可編程的一種GAL器件。器件。 GAL器件具有器件具有PAL器件所沒有的可擦除、可重寫及結(jié)構(gòu)器件所沒有的可擦除、可重寫及結(jié)構(gòu)可組態(tài)等特點(diǎn)。這些特點(diǎn)形成了器件的可測試性和高可靠可組態(tài)等特點(diǎn)。這些特點(diǎn)形成了器件的可測試性和高可靠性，且具有更大的靈活性。性，且具有更大的靈活性。81低密度可編程邏輯器件低密度

50、可編程邏輯器件 組成組成: 由由8個(gè)輸入緩沖器、個(gè)輸入緩沖器、8個(gè)反饋輸入緩沖器、個(gè)反饋輸入緩沖器、8個(gè)輸個(gè)輸出邏輯宏單元出邏輯宏單元OLMC，8個(gè)輸出三態(tài)緩沖器、個(gè)輸出三態(tài)緩沖器、“與與”陣列以陣列以及系統(tǒng)時(shí)鐘、輸出選通信號等組成。及系統(tǒng)時(shí)鐘、輸出選通信號等組成。 其中，其中，“與與”陣列包含陣列包含32列和列和64行，行，32列表示列表示8個(gè)個(gè)輸入輸入的原變量和反變量及的原變量和反變量及8個(gè)輸出反饋個(gè)輸出反饋信號的原變量和反信號的原變量和反變量；變量；64行表示行表示“與與”陣列可產(chǎn)生陣列可產(chǎn)生64個(gè)個(gè)“與與”項(xiàng)，對應(yīng)項(xiàng)，對應(yīng)8個(gè)輸出，每個(gè)輸出包括個(gè)輸出，每個(gè)輸出包括8個(gè)個(gè)“與與”項(xiàng)。項(xiàng)。

51、低密度可編程邏輯器件低密度可編程邏輯器件82GAL的開發(fā)過程：的開發(fā)過程：第一步：第一步：分析設(shè)計(jì)要求，完成邏輯設(shè)計(jì)。分析設(shè)計(jì)要求，完成邏輯設(shè)計(jì)。第二步：第二步：根據(jù)邏輯設(shè)計(jì)結(jié)果，選擇根據(jù)邏輯設(shè)計(jì)結(jié)果，選擇GALGAL器件并對器件進(jìn)行引腳分配。器件并對器件進(jìn)行引腳分配。第三步：第三步：根據(jù)開發(fā)軟件要求，編寫設(shè)計(jì)源文件，并輸入到計(jì)算機(jī)中。根據(jù)開發(fā)軟件要求，編寫設(shè)計(jì)源文件，并輸入到計(jì)算機(jī)中。第四步：第四步：調(diào)用開發(fā)軟件對設(shè)計(jì)源文件進(jìn)行編譯、優(yōu)化以及功能仿真。調(diào)用開發(fā)軟件對設(shè)計(jì)源文件進(jìn)行編譯、優(yōu)化以及功能仿真。第五步：第五步：硬件編程。硬件編程。第六步：第六步：數(shù)據(jù)校驗(yàn)。數(shù)據(jù)校驗(yàn)。83低密度可編程邏

52、輯器件低密度可編程邏輯器件提 綱84 低密度可編程邏輯器件2 PLD概述1 高密度可編程邏輯器件3 在系統(tǒng)編程技術(shù)簡介4復(fù)雜可編程邏輯器件（complex programmable logic device，簡稱CPLD）是從簡單PLD發(fā)展而來的高密度PLD器件。一般由邏輯塊、可編程內(nèi)部連線區(qū)和I/O單元組成。常見CPLD的結(jié)構(gòu)示意圖 如下： 高密度可編程邏輯器件高密度可編程邏輯器件 8.3.1 8.3.1 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件 85一、一、 CPLDCPLD的結(jié)構(gòu)的結(jié)構(gòu) 根據(jù)集成規(guī)模和設(shè)計(jì)方法的不同，各生產(chǎn)廠家提供的CPLD在結(jié)構(gòu)上具有各自的特色。目前，常用的CPLD結(jié)構(gòu)有通

53、用互連陣列結(jié)構(gòu)、大塊結(jié)構(gòu)和靈活邏輯單元陣列結(jié)構(gòu)等不同類型。 (有關(guān)CPLD的介紹見教材中相關(guān)部分)二、二、 典型器件典型器件 最常用的CPLD有Altera公司生產(chǎn)的FLEX 10K系列器件。FLEX 10K 是 一種嵌入式的PLD。它采用靈活邏輯單元陣列結(jié)構(gòu)和重復(fù)可構(gòu)造的CMOS SRAM工藝,具有高密度、低成本、低功率等特點(diǎn)，現(xiàn)已成為ALTERA CPLD中應(yīng)用前景最好的器件系列。 高密度可編程邏輯器件高密度可編程邏輯器件 868.3.2 8.3.2 現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列 現(xiàn)場可編程門陣列FPGA（Field Programmable Gate Array）是20世紀(jì)80年代中

54、后期發(fā)展起來的一種高密度可編程邏輯器件，它由世界著名的可編程邏輯器件供應(yīng)商Xilinx公司最初提出。高密度可編程邏輯器件高密度可編程邏輯器件 87一、一、 FPGAFPGA的結(jié)構(gòu)的結(jié)構(gòu) 不同公司生產(chǎn)的FPGA器件在結(jié)構(gòu)和性能上不盡相同，Xilinx公司的XC4000系列FPGA器件的結(jié)構(gòu)示意圖如右圖所示。 高密度可編程邏輯器件高密度可編程邏輯器件 88二、二、 典型器件典型器件 典型器件有Xilinx公司的XC4062XL，該器件包含2304個(gè)CLB（構(gòu)成4848 CLB矩陣）、62000個(gè)邏輯門、5376個(gè)觸發(fā)器、最大用戶I/O達(dá)384個(gè)、最大RAM位數(shù)達(dá)73728位。 主要組成部分包括：可

55、配置邏輯塊CLB、可編程輸入/輸出塊IOB和可編程互連資源PIR。高密度可編程邏輯器件高密度可編程邏輯器件 89提 綱90 低密度可編程邏輯器件2 PLD概述1 高密度可編程邏輯器件3 在系統(tǒng)編程技術(shù)簡介4 在系統(tǒng)編程(In System Programmable，簡稱ISP)技術(shù)是90年代發(fā)展起來的一種PLD技術(shù)。 所謂在系統(tǒng)編程 ，是指可以在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)上、為實(shí)現(xiàn)預(yù)定邏輯功能而對邏輯器件進(jìn)行編程或改寫。 ISP器件的出現(xiàn)，使數(shù)字系統(tǒng)設(shè)計(jì)更加靈活、方便，為用戶帶來了顯著的經(jīng)濟(jì)效益和時(shí)間效益?？梢哉f，ISP技術(shù)是PLD設(shè)計(jì)技術(shù)發(fā)展中的一次重要變革。在系統(tǒng)編程技術(shù)簡介在系統(tǒng)編程技術(shù)簡介

56、91(1)全面實(shí)現(xiàn)了硬件設(shè)計(jì)與修改的軟件化。(2)簡化了設(shè)計(jì)與調(diào)試過程。(3)容易實(shí)現(xiàn)系統(tǒng)硬件的現(xiàn)場升級。8.4.1 ISP8.4.1 ISP技術(shù)的主要特點(diǎn)技術(shù)的主要特點(diǎn)(4)可降低系統(tǒng)成本，提高系統(tǒng)可靠性。 (5)器件制造工藝先進(jìn)，性能參數(shù)好。 可由用戶按編程方法構(gòu)建各種邏輯功能，對器件實(shí)現(xiàn)的邏輯功能可以像軟件一樣隨時(shí)進(jìn)行修改和重構(gòu)。不僅實(shí)現(xiàn)了數(shù)字系統(tǒng)中硬件邏輯功能的軟件化，而且實(shí)現(xiàn)了硬件設(shè)計(jì)和修改方法的軟件化。 省去了專門的編程設(shè)備，功能修改時(shí)，無需從系統(tǒng)中取下器件，使方案調(diào)整十分方便，可及時(shí)處理那些設(shè)計(jì)過程中無法預(yù)料的邏輯變動，大大縮短了系統(tǒng)的設(shè)計(jì)與調(diào)試周期。 采用常規(guī)設(shè)計(jì)構(gòu)造的系統(tǒng)，要

57、進(jìn)行硬件升級非常困難，而采用ISP技術(shù)設(shè)計(jì)的系統(tǒng)，可利用系統(tǒng)本身的資源和ISP軟件，立即實(shí)現(xiàn)硬件現(xiàn)場升級。 可以實(shí)現(xiàn)多功能硬件設(shè)計(jì)，大大減少在同一系統(tǒng)中使用不同部件的數(shù)目，使系統(tǒng)成本顯著下降；可以進(jìn)行電路板級的測試，提高電路板級的可測試性，使系統(tǒng)可靠性得以改善。 采用E2CMOS工藝，具有集成度高、可靠性高、速度快、功耗低、可反復(fù)改寫等優(yōu)點(diǎn)。在系統(tǒng)編程技術(shù)簡介在系統(tǒng)編程技術(shù)簡介928.4.2 ISP8.4.2 ISP邏輯器件邏輯器件一一. ISP. ISP邏輯器件的類型邏輯器件的類型 目前，市場上提供的ISP邏輯器件可分為ispLSI、ispGAL和ispGDS三種類型。1. ispLSI1.

58、 ispLSI邏輯器件邏輯器件 ispLSI(在系統(tǒng)編程大規(guī)模集成)邏輯器件具有集成度高、速度快、可靠性好、靈活方便等優(yōu)點(diǎn)，能滿足在高性能系統(tǒng)中實(shí)現(xiàn)各種復(fù)雜邏輯功能的需要，被廣泛應(yīng)用于數(shù)據(jù)處理、圖形處理、空間技術(shù)、軍事裝備及通信、自動控制等領(lǐng)域。在系統(tǒng)編程技術(shù)簡介在系統(tǒng)編程技術(shù)簡介93 ISP技術(shù)是美國Lattice公司于1991年率先推出的，該公司將ISP技術(shù)應(yīng)用到高密度可編程邏輯器件(HDPLD)中，形成了ispLSI系列高密度在系統(tǒng)可編程邏輯器件。目前，該公司生產(chǎn)的ispLSI器件有4個(gè)系列：基本系列ispLSI1000：適用于高速編碼、總線管理等； 高速系列ispLSI2000：I/O

59、端口數(shù)較多，適用于高速計(jì)數(shù)、定時(shí)等場合，并可用作高速RISC/CISC微處理器的接口； 高密系列ispLSI3000：集成密度高，能實(shí)現(xiàn)非常復(fù)雜的邏輯功能，適用于數(shù)字信號處理、圖形處理、數(shù)據(jù)壓縮以及數(shù)據(jù)加密、解密等； 模塊化系列ispLSI6000：帶有存儲器和寄存器/計(jì)數(shù)器，適用于數(shù)據(jù)處理、數(shù)據(jù)通信等。在系統(tǒng)編程技術(shù)簡介在系統(tǒng)編程技術(shù)簡介942. ispGAL2. ispGAL器件器件 ispGAL系列器件，是把ISP技術(shù)引入到標(biāo)準(zhǔn)的低密度系列可編程邏輯器件中形成的ISP器件。 典型產(chǎn)品：ispGAL22V10 ispGAL22V10是把流行的GAL22V10與ISP技術(shù)相結(jié)合形成的產(chǎn)品，在

60、功能和結(jié)構(gòu)上與GAL22V10完全相同。 在系統(tǒng)編程技術(shù)簡介在系統(tǒng)編程技術(shù)簡介95 性能：性能：傳輸時(shí)延低于7.5ns；系統(tǒng)速度高達(dá)111MHz；編程次數(shù)可達(dá)1萬次以上；編程電源為+5V，無需外接編程高壓電源；與GAL22V10的引腳相互兼容。 適應(yīng)范圍：適應(yīng)范圍：高速圖形處理和高速總線管理，狀態(tài)控制、數(shù)據(jù)處理、通信工程、測量儀器以及實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能。在系統(tǒng)編程技術(shù)簡介在系統(tǒng)編程技術(shù)簡介963. ispGDS3. ispGDS器件器件 ispGDS(在系統(tǒng)可編程數(shù)字開關(guān))是ISP技術(shù)與開關(guān)矩陣相結(jié)合的產(chǎn)物。它標(biāo)志著ISP技術(shù)已從系統(tǒng)邏輯領(lǐng)域擴(kuò)展到系統(tǒng)互連領(lǐng)域。 ispGDS器件能提供的一種獨(dú)特功能是，在不撥動