1、會(huì)計(jì)學(xué)1經(jīng)濟(jì)學(xué)中規(guī)模經(jīng)濟(jì)學(xué)中規(guī)模(gum)集成電路集成電路第一頁(yè)，共103頁(yè)。 集成電路由SSI發(fā)展到LSI和VLSI，單片的功能大大提高。在SSI往往(wngwng)是器件（如門電路或觸發(fā)器），在MSI中是邏輯構(gòu)件的集成（如多路器、加法器等），而在LSI、VLSI中則是一個(gè)數(shù)字子系統(tǒng)或整個(gè)數(shù)字系統(tǒng)的集成。雙列直插式（DIP)第1頁(yè)/共103頁(yè)第二頁(yè)，共103頁(yè)。采 用 中 、 大 規(guī) 模 集 成 電 路 組 成 數(shù) 字 系 統(tǒng)(xtng)具有體積小、功耗低、可靠性高等優(yōu)點(diǎn)，且易于設(shè)計(jì)、調(diào)試和維護(hù)。第2頁(yè)/共103頁(yè)第三頁(yè)，共103頁(yè)。加法器一、半加器和全加器0 01 01 00 10 00

2、11 01 1Si CiAi Bi1半加器邏輯表達(dá)式： SiAiBi + AiBi Ai Bi Ci AiBi AiBiSiCi邏輯圖0 0 1 1 0 1 0 1 01110兩個(gè)(lin )1位二進(jìn)制數(shù)相加(不考慮低位的進(jìn)位）000第3頁(yè)/共103頁(yè)第四頁(yè)，共103頁(yè)。2. 全加器0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Si Ci Ai Bi Ci1兩個(gè)1位二進(jìn)制數(shù)相加（考慮(kol)低位的進(jìn)位）0 0 1 1 0 1 0 1 100001111110第4頁(yè)/共103頁(yè)第五頁(yè)，共103頁(yè)。 CiAi Bi

3、SiCi-1SiAiBiCiFACOCi1CI邏輯圖 Si AiBi Ci1 AiBi Ci1 AiBi Ci1 AiBi Ci1 Ai Bi Ci1 Ci AiBi Ci1 AiBi Ci1 AiBi Ci1 AiBi Ci1 AiBi （Ai Bi） Ci1 第5頁(yè)/共103頁(yè)第六頁(yè)，共103頁(yè)。二、加法器1串行加法器Si Ai Bi Ci1 Ci AiBi （Ai Bi） Ci1 特點(diǎn) ：1. 進(jìn)位信號(hào)(xnho)逐位由低向高傳遞； 2. 工作速度較慢。按進(jìn)位信號(hào)(xnho)產(chǎn)生的方法不同分為：串行進(jìn)位加法器并行（超前）進(jìn)位加法器 S3A3B3C3FACIFACIFACIC2C1S2S1

4、A2B2A1B1C0S4A4B4C4FACICOCOCOCO第6頁(yè)/共103頁(yè)第七頁(yè)，共103頁(yè)。如何提高加法器的運(yùn)算(yn sun)速度? 必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花費(fèi)的時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來(lái)決定，而不需依賴低位進(jìn)位。根據(jù)這一思想設(shè)計(jì)的加法器稱為超前進(jìn)位(又稱先行進(jìn)位)二進(jìn)制并行加法器。 第7頁(yè)/共103頁(yè)第八頁(yè)，共103頁(yè)。 A4、A3、A2、A1 - 二進(jìn)制被加數(shù)；B4、B3、 B2、B1 - 二進(jìn)制加數(shù)；F4、 F3、 F2、 F1 -相加產(chǎn)生(chnshng)的和數(shù)；C0 -來(lái)自低位的進(jìn)位輸入；FC4 -向高位的進(jìn)位輸出。 2并行(bngxng)加法器

5、(74LS283)第8頁(yè)/共103頁(yè)第九頁(yè)，共103頁(yè)。設(shè)兩個(gè)(lin )加數(shù)A=A4A3A2A1 , B=B4B3B2B1, 其邏輯表達(dá)式： S1 A1 B1 C0 C1 A1B1 （A1 B1） C0 S2 A2 B2 C1 C2 A2B2 （A2 B2） C1 S3 A3 B3 C2 C3 A3B3 （A3 B3） C2 S4 A4 B4 C3 C4 A4B4 （A4 B4 ） C3第9頁(yè)/共103頁(yè)第十頁(yè)，共103頁(yè)。 令 Gi AiBi ， Pi Ai Bi ，則 Ci Gi Pi Ci-1 采用(ciyng)遞推公式，進(jìn)位表達(dá)式為： C1 G1 P1C0 C2 G2 P2 C1 G

6、2 P2 G1 P2 P1C0 C3 G3 P3 C2 G2 P3 G2 P2 P1G1 P3P2 P1C0 C4G4 P4 C3 G4 P4 G3 P4 P3 G2 P4 P3 P2G1 P4 P3P2 P1C0 各位和的輸出為： Si Pi Ci-1此式表明 ：最低位的進(jìn)位信號(hào)C0可以超前送到 C4、 S4等各位上，從而大大縮短了進(jìn)位信號(hào)的傳遞(chund)時(shí)間。第10頁(yè)/共103頁(yè)第十一頁(yè)，共103頁(yè)。S4A4B4C4C0FACIFACIFACIFACI超前進(jìn)位電路S3S2S1A3B3A2B2A1B1超前進(jìn)位加法器74LS283C2C1C3第11頁(yè)/共103頁(yè)第十二頁(yè)，共103頁(yè)。S4C

7、4S3S2S1A3A274LS283COCIA1A0B3B2B1B00A B C D8421BCD碼0 0 1 1余3碼例 將8421 BCD碼轉(zhuǎn)換(zhunhun)為余3碼。3. 加法器應(yīng)用(yngyng)第12頁(yè)/共103頁(yè)第十三頁(yè)，共103頁(yè)。例 用4位二進(jìn)制并行(bngxng)加法器設(shè)計(jì)一個(gè)4位二進(jìn)制并行(bngxng)加法/減法器。 解:分析(fnx)：根據(jù)問題要求，設(shè)減法采用補(bǔ)碼運(yùn)算，并令A(yù) = a4a3a2a1 - 為被加數(shù)(或被減數(shù))；B = b4b3b2b1 - 為加數(shù)(或減數(shù))；S = s4s3s2s1 - 為和數(shù)(或差數(shù))；M-為功能選擇變量.當(dāng)M=0時(shí)，執(zhí)行A+B； 當(dāng)

8、M=1時(shí)，執(zhí)行A-B。 由運(yùn)算法則可歸納出電路功能(gngnng)為：當(dāng)M=0時(shí)，執(zhí)行 a4a3a2a1+b4b3b2b1+ 0(A+B) 當(dāng)M=1時(shí)，執(zhí)行 a4a3a2a1+ 1(A-B)1234bbbb第13頁(yè)/共103頁(yè)第十四頁(yè)，共103頁(yè)。 可用一片4位二進(jìn)制并行加法器和4個(gè)異或門實(shí)現(xiàn)上述邏輯(lu j)功能。 將4位二進(jìn)制數(shù)a4a3a2a1直接加到并行加法器的A4A3A2A1輸入端，4位二進(jìn)制數(shù) b4b3b2b1 分別和M異或后加到并行加法器的 B4B3B2B1 輸入端。并將M同時(shí)(tngsh)加到并行加法器的 C0 端。M=0: Ai=ai ,Bi=bi , C0=0實(shí)現(xiàn)a4a3a

9、2a1 + b4b3b2b1 + 0 (即A+B)；M=1: Ai=ai,Bi= , C0=1，實(shí)現(xiàn) a4a3a2a1+ 1（即A-B）。ib1234bbbb第14頁(yè)/共103頁(yè)第十五頁(yè)，共103頁(yè)。實(shí)現(xiàn)(shxin)給定功能的邏輯電路圖如下： 第15頁(yè)/共103頁(yè)第十六頁(yè)，共103頁(yè)。圖譯碼器電路(dinl)示意圖如圖是兩位二進(jìn)制代碼譯碼后各組代碼分別(fnbi)選中一個(gè)數(shù)碼管的電路。X1 .Xn Y1 YmX/Y圖 譯碼器框圖代碼輸入信息輸出n2n 推廣到一般情況，譯碼器是一個(gè) n 輸入端 m 輸出的網(wǎng)絡(luò)，n 個(gè)輸入組成一組代碼（最多有2n組）。而 m 個(gè)輸出各代表這些(zhxi)代碼所對(duì)

10、應(yīng)的信息。1. 譯碼器譯碼器是對(duì)一組代碼給出識(shí)別信息的電路。2位二進(jìn)制碼譯碼顯示電路3012201301017. 1.2 譯碼器和編碼器第16頁(yè)/共103頁(yè)第十七頁(yè)，共103頁(yè)。2線4線譯碼器邏輯(lu j)圖、功能表、邏輯(lu j)符號(hào)0A1Y0A0123Y1Y2Y3G G A1 A0 Y0 Y1 Y2 Y31 0 0 0 00 0 0 1 0 0 00 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 2-4譯碼器A0A1Y0Y1Y2Y3Y0 =A1 A0=m0Y1 =A1 A0=m1Y2 =A1 A0=m2Y3 =A1 A0=m3第17頁(yè)/共103頁(yè)第十八

11、頁(yè)，共103頁(yè)。2:4線譯碼器74LS139 的邏輯圖0A1Y0A012Y1Y2Y3G3 G A1 A0 Y0 Y1 Y2 Y31 1 1 1 10 0 0 0 1 1 10 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 功能表第18頁(yè)/共103頁(yè)第十九頁(yè)，共103頁(yè)。 A2、A1、A0 - 輸入(shr)端； - 輸出端； - 使能端。 70Y Y321S、S 、S第19頁(yè)/共103頁(yè)第二十頁(yè)，共103頁(yè)。74138譯碼器真值表0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1

12、 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 d d d d d 1 d d d 輸 出 輸 入 S1 A2 A1 A0 32SS 0Y1Y2Y3Y4Y5Y6Y7Y 可見，當(dāng) 時(shí)，無(wú)論(wln)A2、A1和A0取何值，輸出 中有且僅有一個(gè)為0(低電平有效)，其余都是1。 0Y7Y0SS , 1S321

13、第20頁(yè)/共103頁(yè)第二十一頁(yè)，共103頁(yè)。Y1Y2Y3Y4Y5Y6Y7Y0A1A0A2G1G2AG2B 圖 38譯碼器電路圖A0Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BABC邏輯符號(hào)A1A2第21頁(yè)/共103頁(yè)第二十二頁(yè)，共103頁(yè)。 用譯碼器74LS138實(shí)現(xiàn)如下邏輯(lu j)函數(shù) 解：將此式寫成最小項(xiàng)表達(dá)式，可得邏輯(lu j)函數(shù)發(fā)生器 譯碼器應(yīng)用(yngyng)F=Y1 Y2 Y3 Y4 Y5A0Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BZYX使能輸入A1A2)5 , 4 , 3 , 2 , 1 (),(ZYXFZYXZ YXYZXZYX ZYXZ)Y,F(X,第22

14、頁(yè)/共103頁(yè)第二十三頁(yè)，共103頁(yè)。而當(dāng)?shù)刂反a為1111時(shí)，第15條輸出(shch)線上Y14為高電平，其余線上為低電平。0 001 012 0214 0E15 0F地址 存儲(chǔ)器地址譯碼器A0A2A3A1ENY0Y2Y1Y14Y152 020100 譯碼器應(yīng)用(yngyng)在計(jì)算機(jī)中用作地址(dzh)譯碼器MEM當(dāng)?shù)刂反a為0010時(shí)，第3條輸出線Y2上為高電平，其余線為低電平；存儲(chǔ)器地址譯碼器15 0F1111第23頁(yè)/共103頁(yè)第二十四頁(yè)，共103頁(yè)。0 1 2 3鍵盤編碼01代碼輸出圖 鍵盤編碼示意圖 編碼器就是對(duì)某個(gè)信號(hào)(xnho)指定一組代碼2 編碼器 對(duì)所要處理的信息或?qū)ο筚x于二

15、進(jìn)制代碼(di m)的過程 按鍵(n jin) 編碼 0 0 0 1 0 1 2 1 0 3 1 1 第24頁(yè)/共103頁(yè)第二十五頁(yè)，共103頁(yè)。 多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、在公共傳輸線上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。 此外(cwi)，還可完成數(shù)據(jù)的并串轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí)現(xiàn)各種邏輯函數(shù)功能。多路選擇器和多路分配器第25頁(yè)/共103頁(yè)第二十六頁(yè)，共103頁(yè)。S1S0 輸出0 0 通道00 1 通道11 0 通道21 1 通道3通道 0通道1通道 2通道 3總線數(shù)據(jù)輸出2位控制碼 S1S0四路(s l)數(shù)據(jù)開關(guān)示意

16、圖第26頁(yè)/共103頁(yè)第二十七頁(yè)，共103頁(yè)。D1YD0S001二選一多路選擇器S00 , 門0打開， 門1封鎖(fn su)， D0 通過，Y= D0S01 , 門1打開， 門0封鎖(fn su)， D1 通過，Y= D1兩路數(shù)據(jù)信號(hào)：D0、 D1控制(kngzh)信號(hào)： S0第27頁(yè)/共103頁(yè)第二十八頁(yè)，共103頁(yè)。0D0S1 S0YD1D2D3123單元控制S1 S0（選路信號(hào)）S1 S000 , D0 通過(tnggu)，Y= D0 S1 S001 , D1 通過(tnggu)， Y= D1S1 S010 , D2 通過(tnggu)，Y= D2 S1 S011 , D3 通過，Y=

17、 D3四選一多路選擇器4路數(shù)據(jù)信號(hào)：D0、 D1、 D2、 D3第28頁(yè)/共103頁(yè)第二十九頁(yè)，共103頁(yè)。0 D0 D1 D2 D3 D0 D1 D2 D3 0 00 11 01 1YD0 D1 D2 D3S1 S0輸出(shch)數(shù) 據(jù) 輸 入選 擇 輸 入四選一MUX功能表Y D0S1S0 D1S1S0 D2S1S0 D3S1S0 ( i=0,1,2,3 ) i30iimD第29頁(yè)/共103頁(yè)第三十頁(yè)，共103頁(yè)。2典型(dinxng)芯片 常見(chn jin)的MSI多路選擇器有4路選擇器、8路選擇器和16路選擇器。 四路(s l)數(shù)據(jù)選擇器74153 圖(a)、(b)是型號(hào)為741

18、53的雙4路選擇器的管腳排列圖和邏輯符號(hào)。該芯片中有兩個(gè)4路選擇器。其中，D0D3為數(shù)據(jù)輸入端；A1、A0為選擇控制端；Y為輸出端；G為使能端。 第30頁(yè)/共103頁(yè)第三十一頁(yè)，共103頁(yè)。例 用多路選擇器實(shí)現(xiàn)以下(yxi)邏輯函數(shù)的功能： F(A,B,C)=m(2,3,5,6) 解 由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用8路數(shù)據(jù)選擇器實(shí)現(xiàn)其功能，假定采用8路數(shù)據(jù)選擇器74152實(shí)現(xiàn)。方案：將變量A、B、C依次(yc)作為8路數(shù)據(jù)選擇器的選擇變量，令8路數(shù)據(jù)選擇器的 D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。第31頁(yè)/共103頁(yè)第三十二頁(yè)，共103頁(yè)。用8路選擇器實(shí)現(xiàn)給定(i

19、 dn)函數(shù)的邏輯電路圖，如下圖所示。 上述(shngsh)方案給出了用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n個(gè)變量函數(shù)的一般方法。 第32頁(yè)/共103頁(yè)第三十三頁(yè)，共103頁(yè)。例 假定采用(ciyng)4路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) F(A,B,C)=m(2,3,5,6) 解 首先從函數(shù)的3個(gè)變量中任選2個(gè)作為選擇控制(kngzh)變量，然后再確定選擇器的數(shù)據(jù)輸入。 假定選A、B與選擇控制(kngzh)端A1、A0相連，則可將函數(shù)F的表達(dá)式表示成如下形式： CABCBABCACBA)C,B,A(FCABCBA)CC(BA0BACABCBA1BA0BA第33頁(yè)/共103頁(yè)第三十四頁(yè)，共103頁(yè)。

20、顯然，要使4路選擇器的輸出W與函數(shù)F相等，只需 、 、 、 。據(jù)此，可作出用4路選擇器74153實(shí)現(xiàn)給定函數(shù)功能(gngnng)的邏輯電路圖。0D01D1CD2CD3 據(jù)此，可作出實(shí)現(xiàn)給定函數(shù)(hnsh)功能的邏輯電路如下圖所示。第34頁(yè)/共103頁(yè)第三十五頁(yè)，共103頁(yè)。終端 0終端 1終端 2終端 3數(shù)據(jù)總線2位控制碼 S1S0這是一種單路輸入(shr)、多路輸出的邏輯構(gòu)件。數(shù)據(jù)分配器將一個(gè)數(shù)據(jù)分送到各個(gè)終端，并用控制(kngzh)碼控制(kngzh)與這些終端的通斷。 S1 S0 0 0 終端(zhn dun)0 0 1 終端(zhn dun)1 1 0 終端(zhn dun)2 1 1

21、 終端(zhn dun)3數(shù)據(jù)分配器第35頁(yè)/共103頁(yè)第三十六頁(yè)，共103頁(yè)。f0=Dm0當(dāng)mi=1時(shí)，fi=D數(shù)據(jù)(shj)分配器邏輯原理圖0DS1f0S0123f1f2f3f1=Dm1f2=Dm2f3=Dm3第36頁(yè)/共103頁(yè)第三十七頁(yè)，共103頁(yè)。例 利用數(shù)據(jù)選擇器和數(shù)據(jù)分配器設(shè)計(jì)實(shí)現(xiàn)(shxin) 8 路數(shù)據(jù)傳輸?shù)倪壿嬰娐?。D1S2 S1 S0f 0f 1f 2f 3f 4f 5f 6f 7數(shù) 據(jù) 分 配 器S2 S1 S0數(shù) 據(jù) 選 擇 器DD2D3D4D5D6D7YABCD0第37頁(yè)/共103頁(yè)第三十八頁(yè)，共103頁(yè)。終端 0終端 1終端 2終端 3數(shù)據(jù)輸入2位控制碼 S1S0

22、2位控制碼 S1S0通道 0通道1通道 2通道 3 總線數(shù)據(jù)輸出數(shù)據(jù)(shj)選擇器數(shù)據(jù)(shj)分配器第38頁(yè)/共103頁(yè)第三十九頁(yè)，共103頁(yè)。DATA BUSRRRRTTTT數(shù)據(jù)(shj)選擇器數(shù)據(jù)(shj)分配器數(shù)據(jù)經(jīng)總線發(fā)送(f sn)接受示意圖ENTR第39頁(yè)/共103頁(yè)第四十頁(yè)，共103頁(yè)。例：利用(lyng)DMUX和MUX設(shè)計(jì)一個(gè)實(shí)現(xiàn)8路數(shù)據(jù)傳輸?shù)倪壿嬰娐?。解：使用一個(gè)8選1的MUX ，再用一個(gè)1：8線的DMUX，并將它們的地址輸入端A2A1A0連在一起，使A2A1A0上的控制信號(hào)依次由000-001-010-011-100-101-110-111定時(shí)(dn sh)變化，則可

23、以分時(shí)實(shí)現(xiàn)8路數(shù)據(jù)傳輸。 第40頁(yè)/共103頁(yè)第四十一頁(yè)，共103頁(yè)。例：分析下圖所示用8路數(shù)據(jù)(shj)選擇器構(gòu)成的邏輯電路，寫出邏輯表達(dá)式。 第41頁(yè)/共103頁(yè)第四十二頁(yè)，共103頁(yè)。例：某機(jī)床共有4個(gè)電氣開關(guān)（斷為0，通為1），每一開關(guān)控制一個(gè)機(jī)器動(dòng)作，生產(chǎn)某零件需8道工序，每道工序的開關(guān)通斷列表如下，要求設(shè)計(jì)(shj)開關(guān)K2的組合電路，寫出K3的方程，并用一塊3-8線譯碼器（74LS138）及適當(dāng)門電路實(shí)現(xiàn)。工序開 關(guān) K3 K2 K1 K0 0 1 2 3 4 5 6 70 0 1 11 0 0 00 1 1 00 1 0 11 0 1 01 1 0 01 0 1 10 1 0

24、0第42頁(yè)/共103頁(yè)第四十三頁(yè)，共103頁(yè)。例：用一片74LS151八路選擇器設(shè)計(jì)(shj)成一個(gè)三人的多數(shù)表決器，寫出解題步驟并畫出電路圖。 第43頁(yè)/共103頁(yè)第四十四頁(yè)，共103頁(yè)。計(jì)數(shù)器 1什么(shn me)是計(jì)數(shù)器？就常用的集成電路計(jì)數(shù)產(chǎn)品而言，可以對(duì)其定義如下：計(jì)數(shù)器：是一種對(duì)輸入脈沖進(jìn)行(jnxng)計(jì)數(shù)的時(shí)序邏輯電路，被計(jì)數(shù)的脈沖信號(hào)稱作“計(jì)數(shù)脈沖”。 數(shù)字(shz)系統(tǒng)中最典型的時(shí)序邏輯電路是計(jì)數(shù)器和寄存器。 廣義地說(shuō)，計(jì)數(shù)器是一種能在輸入信號(hào)作用下依次通過預(yù)定狀態(tài)的時(shí)序邏輯電路。第44頁(yè)/共103頁(yè)第四十五頁(yè)，共103頁(yè)。2計(jì)數(shù)器的種類(zhngli) 計(jì)數(shù)器的種類很多

25、，通常有不同的分類方法。(1)按其工作方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器； (2)按其進(jìn)位制可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意(rny)進(jìn)制計(jì)數(shù)器； (3)按其功能又可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和加/減可逆計(jì)數(shù)器等。 3功能(gngnng) 一般具有計(jì)數(shù)、保存、清除、預(yù)置等功能(gngnng)。計(jì)數(shù)器在運(yùn)行時(shí)，所經(jīng)歷的狀態(tài)是周期性的，總是在有限個(gè)狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計(jì)數(shù)器的“?！?。 第45頁(yè)/共103頁(yè)第四十六頁(yè)，共103頁(yè)。CR=0時(shí)異步清零。CR=1、LD=0時(shí)同步置數(shù)。CR=LD=1且CPT=CPP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù)。CR=LD=1

26、且CPTCPP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。第46頁(yè)/共103頁(yè)第四十七頁(yè)，共103頁(yè)。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP U/D是加減計(jì)數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計(jì)數(shù)器狀態(tài)輸出端；CO/BO是進(jìn)位借位信號(hào)輸出端；RC是多個(gè)芯片級(jí)聯(lián)時(shí)級(jí)

27、間串行計(jì)數(shù)使能端，CT0，CO/BO1時(shí)，RCCP，由RC端產(chǎn)生的輸出進(jìn)位脈沖的波形與輸入計(jì)數(shù)脈沖的波形相同。第47頁(yè)/共103頁(yè)第四十八頁(yè)，共103頁(yè)。1、用同步清零(qn ln)端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步(tngb)清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。 利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)(shxin)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。第48頁(yè)/共103頁(yè)第四十九頁(yè)，共103頁(yè)。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零(qn ln)端或 置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3

28、）畫連線圖。第49頁(yè)/共103頁(yè)第五十頁(yè)，共103頁(yè)。用74LS163來(lái)構(gòu)成(guchng)一個(gè)十二進(jìn)制計(jì)數(shù)器。nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求歸零邏輯(lu j)。（1）寫出狀態(tài)(zhungti)SN-1的二進(jìn)制代碼。第50頁(yè)/共103頁(yè)第五十一頁(yè)，共103頁(yè)。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用同步清零端CR歸零 74LS163D0D3可隨意(su y)處理D0D3必須(bx)都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT

29、 CTP CP&11(b) 用同步置數(shù)端LD 歸零 74LS163第51頁(yè)/共103頁(yè)第五十二頁(yè)，共103頁(yè)。用74LS191來(lái)構(gòu)成(guchng)一個(gè)十二進(jìn)制計(jì)數(shù)器。（3）畫連線(lin xin)圖。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求歸零邏輯(lu j)。D0D3可隨意處理D0D3必須都接0（1）寫出狀態(tài)SN的二進(jìn)制代碼。第52頁(yè)/共103頁(yè)第五十三頁(yè)，共103頁(yè)。用74LS163來(lái)構(gòu)成(guchng)一個(gè)十二進(jìn)制計(jì)數(shù)器。nnQQCR23SNS121100D0D3可隨意(su y)處理D0D3必須(bx)都接0用異步清零端CR歸零用同步置數(shù)端LD

30、歸零SN-1S111011nnnQQQLD013第53頁(yè)/共103頁(yè)第五十四頁(yè)，共103頁(yè)。0059Q3Q2Q0Q1COCTTCTPLDCRD3D2D1D0CP1174LS161 (1)CPQ3Q2Q0Q1COCTTCTPLDCRD3D2D1D0CP74LS161 (2)Q3Q2Q0Q1QQQQ7645111&11也可以(ky)考慮用同步級(jí)聯(lián)，但是CO端都沒有輸出第54頁(yè)/共103頁(yè)第五十五頁(yè)，共103頁(yè)。 同步計(jì)數(shù)器有進(jìn)位或借位(ji wi)輸出端，可以選擇合適的進(jìn)位或借位(ji wi)輸出信號(hào)來(lái)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)。 同步計(jì)數(shù)器級(jí)聯(lián)的方式有兩種，一種級(jí)間采用串行進(jìn)位方式，即異步方式

31、，這種方式是將低位計(jì)數(shù)器的進(jìn)位輸出直接作為高位計(jì)數(shù)器的時(shí)鐘脈沖，異步方式的速度較慢。 另一種級(jí)間采用并行進(jìn)位方式，即同步方式，這種方式一般是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖，而低位計(jì)數(shù)器的進(jìn)位輸出送高位計(jì)數(shù)器的計(jì)數(shù)控制端。第55頁(yè)/共103頁(yè)第五十六頁(yè)，共103頁(yè)。 計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無(wú)所不在(w su b zi)，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。 計(jì)數(shù)器可利用觸發(fā)器和門電路構(gòu)成。但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來(lái)構(gòu)成。在用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，需要利用

32、清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)來(lái)獲得N進(jìn)制計(jì)數(shù)器。第56頁(yè)/共103頁(yè)第五十七頁(yè)，共103頁(yè)。寄存器：數(shù)字(shz)系統(tǒng)中用來(lái)存放數(shù)據(jù)或運(yùn)算結(jié)果的一種常用邏輯部件。 中規(guī)模集成電路寄存器的種類很多，例如，74194型是一種常用(chn yn)的4位雙向移位寄存器。 一、典型(dinxng)芯片 功能：中規(guī)模集成電路寄存器除了具有接收數(shù)據(jù)、保存數(shù)據(jù)和傳送數(shù)據(jù)等基本功能外，通常還具有左、右移位，串、并輸入，串、并輸出以及預(yù)置、清零等多種功能，屬于多功能寄存器。第57頁(yè)/共103頁(yè)第五十八頁(yè)，共103頁(yè)。 174194的管腳排列圖和邏輯(lu j)符號(hào) 74194共有(n yu)10個(gè)輸入，

33、4個(gè)輸出。 第58頁(yè)/共103頁(yè)第五十九頁(yè)，共103頁(yè)。2 引 腳 功 能(gngnng) 第59頁(yè)/共103頁(yè)第六十頁(yè)，共103頁(yè)。3功能表 從功能表可知，雙向移位寄存器在S1S0和 的控制下可完成數(shù)據(jù)的并行輸入（ S1S0 =11）、右移串行輸入（ S1S0 =01），左移串行輸入（ S1S0 =10）、保持（ S1S0 =00）和清除（ =0）等五種功能。 CLR輸 入輸 出 CPS1 S0DR DLD C B AQD QC QB QA0 d1 01 1 1 1 1 1 d dd d1 10 10 11 01 00 0d dd dd d1 d0 dd 1d 0d dd d d dd d

34、d dx0 x1 x2 x3d d d dd d d dd d d dd d d dd d d d0 0 0 0QDn QCn QBn QAnx0 x1 x2 x31 QDn QCn QBn 0 QDn QCn QBn QCn QBn QAn 1QDn QCn QBn 0QDn QCn QBn QAn第60頁(yè)/共103頁(yè)第六十一頁(yè)，共103頁(yè)。第61頁(yè)/共103頁(yè)第六十二頁(yè)，共103頁(yè)。1、環(huán)形(hun xn)計(jì)數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將

35、(jjing)FFn-1的輸出Qn-1接到FF0的輸入端D0。根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。即當(dāng)連續(xù)輸入CP脈沖時(shí)，環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或端，將輪流地出現(xiàn)矩形脈沖。第62頁(yè)/共103頁(yè)第六十三頁(yè)，共103頁(yè)。Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將FFn-1的輸出Qn-1接到FF0的輸入端D0。0100101011010110 無(wú)效循環(huán) 10010010010110

36、110000100011001110 有效循環(huán) 0001001101111111排列順序： nnnnQQQQ3210第63頁(yè)/共103頁(yè)第六十四頁(yè)，共103頁(yè)。FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3000010001100111011011010010010010010 有效(yuxio)循環(huán) 000100110111111110110110(b) 狀態(tài)圖&nnnnQQQQ32100101第64頁(yè)/共103頁(yè)第六十五頁(yè)，共103頁(yè)。 對(duì)移存計(jì)數(shù)器，其模值 M 和移存器位數(shù) k 的關(guān)系

37、(gun x)一定能滿足2k-1 M 2k 。 對(duì)長(zhǎng)度為 M 的序列信號(hào)發(fā)生器，所需的移存器位數(shù)大于上式所決定的 k 值，否則就得不到所需要的序列信號(hào)。 序列信號(hào)發(fā)生器可由移位(y wi)寄存器和反饋邏輯電路構(gòu)成。其結(jié)構(gòu)框圖如下圖所示。移位寄存器反饋邏輯電路移位脈沖F第65頁(yè)/共103頁(yè)第六十六頁(yè)，共103頁(yè)。 畫出邏輯圖。 由給定序列(xli)信號(hào)確定循環(huán)長(zhǎng)度M，并求出所需的最少移存器位數(shù)k值，即2k-1M2k。 驗(yàn)證k值是否足夠大。方法：對(duì)給定序列取M組k位碼，每組移一位。若M組信號(hào)中沒有出現(xiàn)重復(fù)的信號(hào)，則k值已足夠大。否則(fuz)令k=k+1，再重復(fù)進(jìn)行，直到確定k值足夠大。 將M組k

38、位信號(hào)依次排列，構(gòu)成狀態(tài)轉(zhuǎn)移表，求反饋函數(shù)D。第66頁(yè)/共103頁(yè)第六十七頁(yè)，共103頁(yè)。例：設(shè)計(jì)一個(gè)10100序列(xli)信號(hào)發(fā)生器因?yàn)?yn wi)M=5；所以K3。驗(yàn)證K值是否(sh fu)足夠大。Q2Q1Q0D010100100100100100101Q3Q2Q1Q0D01010001001100100010101010反饋信號(hào)D0的表達(dá)式為：03012301230QQQQQQQQQQD第67頁(yè)/共103頁(yè)第六十八頁(yè)，共103頁(yè)。 寄存器是用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時(shí)序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來(lái)，以便隨時(shí)取用。 寄存器分為基本寄存器和

39、移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。 寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成(guchng)移位寄存器型計(jì)數(shù)器和順序脈沖發(fā)生器等電路。第68頁(yè)/共103頁(yè)第六十九頁(yè)，共103頁(yè)。第69頁(yè)/共103頁(yè)第七十頁(yè)，共103頁(yè)。第70頁(yè)/共103頁(yè)第七十一頁(yè)，共103頁(yè)。& R1 C2 R2C1uof(a) 石英晶體多諧振蕩器(b) 石英晶體阻抗頻率特性

40、0Xf0電容性電感性 電阻R1、R2的作用是保證兩個(gè)反相器在靜態(tài)時(shí)都能工作在線性放大區(qū)。對(duì)TTL反相器，常取R1R2R0.7 k2k，而對(duì)于CMOS門，則常取R1R2R10k100k；C1C2C是耦合電容，它們的容抗在石英晶體(jngt)諧振頻率f0時(shí)可以忽略不計(jì)；石英晶體(jngt)構(gòu)成選頻環(huán)節(jié)。振蕩頻率(pnl)等于石英晶體的諧振頻率(pnl)f0。第71頁(yè)/共103頁(yè)第七十二頁(yè)，共103頁(yè)。1、555定時(shí)器1&COTHTR+VCCuOD5k5k5kC1C2G1G2G3T+2658437RQQ電壓(diny)控制端復(fù)位端電平有效放電端4.516V第72頁(yè)/共103頁(yè)第七十三頁(yè)，共1

41、03頁(yè)。1&COTHTR+VCCuOD5k5k5kC1C2G1G2G3T+2658437RQQ001R=0時(shí)，Q=1，uo=0，T導(dǎo)通。第73頁(yè)/共103頁(yè)第七十四頁(yè)，共103頁(yè)。1&COTHTR+VCCuOD5k5k5kC1C2G1G2G3T+2658437RQQR=0時(shí)，Q=1，uo=0，T飽和導(dǎo)通。R=1、UTH2VCC/3、UTRVCC/3時(shí)，C1=0、C2=1，Q=1、Q=0，uo=0，T飽和導(dǎo)通。2VCC/3VCC/300011第74頁(yè)/共103頁(yè)第七十五頁(yè)，共103頁(yè)。1&COTHTR+VCCuOD5k5k5kC1C2G1G2G3T+2658437RQQR

42、=0時(shí)，Q=1，uo=0，T飽和導(dǎo)通。R=1、UTH2VCC/3、UTRVCC/3時(shí)，C1=0、C2=1，Q=1、Q=0，uo=0，T飽和導(dǎo)通。2VCC/3VCC/310011R=1、UTH2VCC/3、UTRVCC/3時(shí)，C1=1、C2=1，Q、Q不變，uo不變，T狀態(tài)不變。110第75頁(yè)/共103頁(yè)第七十六頁(yè)，共103頁(yè)。1&COTHTR+VCCuOD5k5k5kC1C2G1G2G3T+2658437RQQR=0時(shí)，Q=1，uo=0，T飽和導(dǎo)通。R=1、UTH2VCC/3、UTRVCC/3時(shí)，C1=0、C2=1，Q=1、Q=0，uo=0，T飽和導(dǎo)通。2VCC/3VCC/311100

43、R=1、UTH2VCC/3、UTRVCC/3時(shí)，C1=1、C2=1，Q、Q不變，uo不變，T狀態(tài)不變。R=1、UTH2VCC/3、UTRVCC/3時(shí)，C1=1、C2=0，Q=0、Q=1，uo=1，T截止。第76頁(yè)/共103頁(yè)第七十七頁(yè)，共103頁(yè)。CR1uc8 47 3 6 5552 5 10.01FuoVCCR2ucuotttP1tP20VCC/32VCC/30(a) 電路(b) 工作波形接通VCC后，VCC經(jīng)R1和R2對(duì)C充電。當(dāng)uc上升到2VCC/3時(shí)，uo=0，T導(dǎo)通，C通過R2和T放電，uc下降(xijing)。當(dāng)uc下降(xijing)到VCC/3時(shí)，uo又由0變?yōu)?，T截止，VC

44、C又經(jīng)R1和R2對(duì)C充電。如此重復(fù)上述過程，在輸出端uo產(chǎn)生了連續(xù)的矩形脈沖。第77頁(yè)/共103頁(yè)第七十八頁(yè)，共103頁(yè)。CR1uc8 47 3 6 5552 5 10.01FuoVCCR2ucuotttP1tP20VCC/32VCC/30(a) 電路(b) 工作波形第一個(gè)暫穩(wěn)態(tài)的脈沖寬度 tp1，即 uc從 VCC/3充電上升到 2VCC/3所需的時(shí)間：tp10.7(R1+R2)C第二個(gè)暫穩(wěn)態(tài)的脈沖寬度tp2，即uc從2VCC/3放電下降到VCC/3所需的時(shí)間：tp20.7R2C振蕩周期：Ttp1tp20.7(R12R2)C第78頁(yè)/共103頁(yè)第七十九頁(yè)，共103頁(yè)。多諧振蕩器是一種自激振蕩

45、電路，不需要外加輸入(shr)信號(hào)，就可以自動(dòng)地產(chǎn)生出矩形脈沖。多諧振蕩器可以由門電路構(gòu)成，也可以由555定時(shí)器構(gòu)成。由門電路構(gòu)成的多諧振蕩器和基本RS觸發(fā)器在結(jié)構(gòu)上極為相似(xin s)，只是用于反饋的耦合網(wǎng)絡(luò)不同。RS觸發(fā)器具有兩個(gè)穩(wěn)態(tài)，多諧振蕩器沒有穩(wěn)態(tài)，所以又稱為無(wú)穩(wěn)電路。在多諧振蕩器中，由一個(gè)暫穩(wěn)態(tài)過渡到另一個(gè)暫穩(wěn)態(tài)，其“觸發(fā)”信號(hào)是由電路內(nèi)部電容充（放）電提供的，因此無(wú)需外加觸發(fā)脈沖。多諧振蕩器的振蕩周期與電路的阻容元件有關(guān)。555定時(shí)器是一種應(yīng)用廣泛、使用靈活的集成器件(qjin)，多用于脈沖產(chǎn)生、整形及定時(shí)等。第79頁(yè)/共103頁(yè)第八十頁(yè)，共103頁(yè)。第80頁(yè)/共103頁(yè)第八十

46、一頁(yè)，共103頁(yè)。單穩(wěn)態(tài)觸發(fā)器在數(shù)字電路中一般用于定時(shí)（產(chǎn)生一定寬度的矩形波）、整形（把不規(guī)則的波形轉(zhuǎn)換成寬度、幅度都相等的波形）以及延時(shí)（把輸入信號(hào)延遲一定時(shí)間后輸出）等。單穩(wěn)態(tài)觸發(fā)器具有下列(xili)特點(diǎn)：（1）電路有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。（2）在外來(lái)觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。（3）暫穩(wěn)態(tài)是一個(gè)不能長(zhǎng)久(chngji)保持的狀態(tài)，經(jīng)過一段時(shí)間后，電路會(huì)自動(dòng)返回到穩(wěn)態(tài)。暫穩(wěn)態(tài)的持續(xù)時(shí)間與觸發(fā)脈沖無(wú)關(guān)，僅決定于電路本身的參數(shù)。第81頁(yè)/共103頁(yè)第八十二頁(yè)，共103頁(yè)。CRui8 47 3 6 5552 5 10.01 FuoVCCuiuotttP00(a) 電 路(b) 工

47、作 波 形uct02VCC/3輸出脈沖寬度 tp。 tp1.1RC第82頁(yè)/共103頁(yè)第八十三頁(yè)，共103頁(yè)。CRui8 47 3 6 5552 5 10.01FuoVCCuiuotttP00uct02VCC/3接通VCC后瞬間，VCC通過R對(duì)C充電，當(dāng)uc上升到2VCC/3時(shí)，比較器C1輸出為0，將觸發(fā)器置0，uo0。這時(shí)Q=1，放電管T導(dǎo)通，C通過T放電，電路進(jìn)入穩(wěn)態(tài)。ui到來(lái)時(shí)，因?yàn)閡iVCC/3，使C20，觸發(fā)器置1，uo又由0變?yōu)?，電路進(jìn)入暫穩(wěn)態(tài)。由于此時(shí)Q=0，放電管T截止，VCC經(jīng)R對(duì)C充電。雖然此時(shí)觸發(fā)脈沖已消失(xiosh)，比較器C2的輸出變?yōu)?，但充電繼續(xù)進(jìn)行，直到uc

48、上升到2VCC/3時(shí)，比較器C1輸出為0，將觸發(fā)器置0，電路輸出uo0，T導(dǎo)通，C放電，電路恢復(fù)到穩(wěn)定狀態(tài)。第83頁(yè)/共103頁(yè)第八十四頁(yè)，共103頁(yè)。uo&uiuAuo(a) 電路示意圖(b) 波形圖單穩(wěn)態(tài)觸發(fā)器uououiuAtpuiuotp第84頁(yè)/共103頁(yè)第八十五頁(yè)，共103頁(yè)。集成(j chn)D/A轉(zhuǎn)換器 數(shù)字系統(tǒng)只能處理數(shù)字信號(hào)。但在工業(yè)過程控制、智能化儀器儀表和數(shù)字通信等領(lǐng)域，數(shù)字系統(tǒng)處理的對(duì)象往往是模擬信號(hào)。 例如，在生產(chǎn)過程控制中對(duì)溫度、壓力(yl)、流量等物理量進(jìn)行控制時(shí)，經(jīng)過傳感器獲取的電信號(hào)都是模擬信號(hào)。這些模擬信號(hào)必須變換成數(shù)字信號(hào)才能由數(shù)字系統(tǒng)加工、運(yùn)算

49、。 另一方面，數(shù)字系統(tǒng)輸出的數(shù)字信號(hào)，有時(shí)又必須變換成模擬信號(hào)才能去控制執(zhí)行機(jī)構(gòu)。因此，在實(shí)際應(yīng)用中，必須解決模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換問題。 第85頁(yè)/共103頁(yè)第八十六頁(yè)，共103頁(yè)。D/A轉(zhuǎn)換器：把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的器件稱為(chn wi)數(shù)/模轉(zhuǎn)換器，簡(jiǎn)稱D/A轉(zhuǎn)換器或DAC(Digital to Analog Converter)； A/D轉(zhuǎn)換器：把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的器件(qjin)稱為模/數(shù)轉(zhuǎn)換器，簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC(Analog to Digital Converter)。 為了解決模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換問題，提供了如下兩類器件：第86頁(yè)/共103頁(yè)第八

50、十七頁(yè)，共103頁(yè)。第87頁(yè)/共103頁(yè)第八十八頁(yè)，共103頁(yè)。圖(a)給出了一個(gè)4位D/A轉(zhuǎn)換器的示意(shy)框圖，其轉(zhuǎn)換特性曲線如圖(b)所示。 mLSBA151AmnLSBA121A圖中，設(shè)輸出模擬量的滿刻度值為Am ，則當(dāng)數(shù)字量為 0001，電路(dinl)輸出最小模擬量 。推廣到一般情況，n位輸入的D/A轉(zhuǎn)換器所能轉(zhuǎn)換輸出的最小模擬量 。 第88頁(yè)/共103頁(yè)第八十九頁(yè)，共103頁(yè)。 2主要參數(shù) 衡量D/A轉(zhuǎn)換器性能的主要參數(shù)有分辨率、非線性度、絕對(duì)精度和建立(jinl)時(shí)間。 (1) 分辨率 由于分辨率決定于數(shù)字(shz)量的位數(shù)，所以有時(shí)也用輸入數(shù)字(shz)量的位數(shù)表示，如分

51、辨率為8位、10位等。 分辨率是指最小模擬量輸出與最大模擬量輸出之比。對(duì)于一個(gè)n位D/A轉(zhuǎn)換器，其分辨率為 分辨率 =121) 12/(nmnmmLSBAAAA第89頁(yè)/共103頁(yè)第九十頁(yè)，共103頁(yè)。 (2) 非線性誤差(wch) 具有理想轉(zhuǎn)換特性的D/A轉(zhuǎn)換器，每?jī)蓚€(gè)相鄰數(shù)字量對(duì)應(yīng)的模擬量之差都為 ALSB 。在滿刻度范圍內(nèi)偏離理想轉(zhuǎn)換特性的最大值，稱為(chn wi)非線性誤差。 (3) 絕對(duì)(judu)精度 絕對(duì)精度是指在輸入端加對(duì)應(yīng)滿刻度數(shù)字量時(shí)，輸出的實(shí)際值與理想值之差 。一般該值應(yīng)低于 。 LSBA21 建立時(shí)間是指從送入數(shù)字信號(hào)起，到輸出模擬量達(dá)到穩(wěn)定值止所需要的時(shí)間。它反映了

52、電路的轉(zhuǎn)換速度。 (4) 建立時(shí)間 第90頁(yè)/共103頁(yè)第九十一頁(yè)，共103頁(yè)。 1按網(wǎng)絡(luò)結(jié)構(gòu)分類(fn li) 根據(jù)電阻網(wǎng)絡(luò)結(jié)構(gòu)的不同(b tn)，D/A轉(zhuǎn)換器可分成權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、R-2R正梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和R-2R倒梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器等幾類。 2按電子(dinz)開關(guān)分類 根據(jù)電子開關(guān)的不同,可分成CMOS電子開關(guān)D/A轉(zhuǎn)換器和雙極型電子開關(guān)D/A轉(zhuǎn)換器。雙極型電子開關(guān)比CMOS電子開關(guān)的開關(guān)速度高。 二、D/A轉(zhuǎn)換器的類型 目前，集成D/A轉(zhuǎn)換器有很多類型和不同的分類方法。從電路結(jié)構(gòu)來(lái)看，各類集成D/A轉(zhuǎn)換器至少都包括電阻網(wǎng)絡(luò)和電子開關(guān)兩個(gè)基本組成部分。 第91頁(yè)

53、/共103頁(yè)第九十二頁(yè)，共103頁(yè)。 3按輸出(shch)模擬信號(hào)的類型分類 根據(jù)輸出模擬信號(hào)的類型(lixng)，D/A轉(zhuǎn)換器可分為電流型和電壓型兩種。常用的D/A轉(zhuǎn)換器大部分是電流型，當(dāng)需要將模擬電流轉(zhuǎn)換成模擬電壓時(shí)，通常在輸出端外加運(yùn)算放大器。 隨著集成電路技術(shù)的發(fā)展,D/A轉(zhuǎn)換器在電路結(jié)構(gòu)、性能等方面都有很大變化。從只能實(shí)現(xiàn)數(shù)字量到模擬電流轉(zhuǎn)換的D/A轉(zhuǎn)換器,發(fā)展到能與微處理器完全兼容(jin rn)、具有輸入數(shù)據(jù)鎖存功能的D/A轉(zhuǎn)換器,進(jìn)一步又出現(xiàn)了帶有參考電壓源和輸出放大器的D/A轉(zhuǎn)換器，大大提高了D/A轉(zhuǎn)換器綜合性能。 第92頁(yè)/共103頁(yè)第九十三頁(yè)，共103頁(yè)。三、典型芯片(x

54、n pin)-集成D/A轉(zhuǎn)換器DAC0832 DAC0832是用CMOS工藝制作的8位D/A轉(zhuǎn)換器,采用(ciyng)20引腳雙列直插式封裝。 1主要(zhyo)性能 分辨率：8位 ； 轉(zhuǎn)換時(shí)間：1s ； 緩沖能力：雙緩沖 ； 輸出信號(hào)類型：電流型 。常用的D/A轉(zhuǎn)換器有8位、10位、12位、16位等種類，每種又有不同的型號(hào)。 第93頁(yè)/共103頁(yè)第九十四頁(yè)，共103頁(yè)。 2結(jié)構(gòu)框圖(kungt)和管腳排列圖 DAC0832的內(nèi)部結(jié)構(gòu)框圖和管腳排列(pili)圖分別如圖(a)、圖(b)所示。 第94頁(yè)/共103頁(yè)第九十五頁(yè)，共103頁(yè)。集成(j chn)A/D轉(zhuǎn)換器 通常，A/D轉(zhuǎn)換的過程包括采樣、保持(boch)和量化、編碼兩大步驟。 采樣(ci yn)：是指周