1、PIE1. 何謂PIE?PIE的主要工作是什幺？答：ProcessIntegrationEngineer（工藝整合工程師），主要工作是整合各部門的資源，對工藝持續(xù)進行改善，確保產(chǎn)品的良率（yield）穩(wěn)定良好。2. 200mm,300mmWafer代表何意義？答：8吋硅片（wafer）直徑為200mm,直徑為300mm硅片即12吋.3. 目前中芯國際現(xiàn)有的三個工廠采用多少mm的硅片（wafer）工藝？未來北京的Fab4（四廠）采用多少mm的wafer工藝？答：當前13廠為200mm（8英寸）的wafer,工藝水平已達0.13um工藝。未來北京廠工藝wafer將使用300mm（12英寸）。4.

2、我們?yōu)楹涡枰?00mm?答：wafersize變大，單一wafer上的芯片數(shù)（chip）變多，單位成本降低200一300面積增加2.25倍,芯片數(shù)目約增加2.5倍5. 所謂的0.13um的工藝能力（technology）代表的是什幺意義？答：是指工廠的工藝能力可以達到0.13um的柵極線寬。當柵極的線寬做的越小時，整個器件就可以變的越小,工作速度也越快。6. 從0.35um-0.25um-0.18um-0.15um-0.13um的technology改變又代表的是什幺意義？答：柵極線的寬（該尺寸的大小代表半導(dǎo)體工藝水平的高低）做的越小時，工藝的難度便相對提高。從0.35um->0.25u

3、m->0.18um->0.15um->0.13um代表著每一個階段工藝能力的提升。7. 一般的硅片（wafer）基材（substrate）可區(qū)分為N,P兩種類型（type）,何謂N,P-typewafer?答：N-typewafer是指摻雜negative元素（5價電荷元素，例如：P、As）的硅片，P-type的wafer是指摻雜positive元素（3價電荷元素，例如：B、In）的硅片。&工廠中硅片（wafer）的制造過程可分哪幾個工藝過程（module）？答：主要有四個部分：DIFF（擴散）、TF（薄膜）、PHOTO（光刻）、ETCH（刻蝕）。其中DIFF又包括F

4、URNACE（爐管）、WET（濕刻）、IMP（離子注入）、RTP（快速熱處理）。TF包括PVD（物理氣相淀積）、CVD（化學(xué)氣相淀積）、CMP（化學(xué)機械研磨）。硅片的制造就是依據(jù)客戶的要求，不斷的在不同工藝過程（module）間重復(fù)進行的生產(chǎn)過程，最后再利用電性的測試，確保產(chǎn)品良好。9. 一般硅片的制造常以幾P幾M及光罩層數(shù)（masklayer）來代表硅片工藝的時間長短，請問幾P幾M及光罩層數(shù)（masklayer）代表什幺意義？答：幾P幾M代表硅片的制造有幾層的Poly（多晶硅）和幾層的metal（金屬導(dǎo)線）.一般0.15um的邏輯產(chǎn)品為1P6M（1層的Poly和6層的metal）。而光罩層數(shù)

5、（masklayer）代表硅片的制造必需經(jīng)過幾次的PHOTO（光刻）.10. Wafer下線的第一道步驟是形成startoxide和zerolayer?其中startoxide的目的是為何？答：不希望有機成分的光刻膠直接碰觸Si表面。在laser刻號過程中，亦可避免被產(chǎn)生的粉塵污染。11. 為何需要zerolayer?答：芯片的工藝由許多不同層次堆棧而成的，各層次之間以zerolayer當做對準的基準。12. Lasermark是什幺用途？WaferID又代表什幺意義？答：Lasermark是用來刻waferID,WaferID就如同硅片的身份證一樣，一個ID代表一片硅片的身份。13. 一般硅

6、片的制造（waferprocess）過程包含哪些主要部分？答：前段（frontend）-元器件（device）的制造過程。后段（backend）-金屬導(dǎo)線的連接及護層（passivation）14. 前段（frontend）的工藝大致可區(qū)分為那些部份？答：STI的形成（定義AA區(qū)域及器件間的隔離） 阱區(qū)離子注入（wellimplant）用以調(diào)整電性 柵極（polygate）的形成 源/漏極（source/drain）的形成 硅化物（salicide）的形成15. STI是什幺的縮寫？為何需要STI?答：STI:ShallowTrenchIsolation（淺溝道隔離），STI可以當做兩個組件（

7、device）間的阻隔，避免兩個組件間的短路.16.AA是哪兩個字的縮寫？簡單說明AA的用途?答：ActiveArea,即有源區(qū)，是用來建立晶體管主體的位置所在，在其上形成源、漏和柵極。兩個AA區(qū)之間便是以STI來做隔離的。17. 在STI的刻蝕工藝過程中，要注意哪些工藝參數(shù)？答：STIetch（刻蝕）的角度； STIetch的深度； STIetch后的CD尺寸大小控制。（CDcontrol,CD=criticaldimension）18. 在STI的形成步驟中有一道lineroxide（線形氧化層），lineroxide的特性功能為何?答：Lineroxide為1100C,120min高溫爐

8、管形成的氧化層，其功能為： 修補進STIetch造成的基材損傷； 將STIetch造成的etch尖角給于圓化（cornerrounding）。19. 一般的阱區(qū)離子注入調(diào)整電性可分為那三道步驟？功能為何？答：阱區(qū)離子注入調(diào)整是利用離子注入的方法在硅片上形成所需要的組件電子特性，一般包含下面幾道步驟: WellImplant:形成N,P阱區(qū)； ChannelImplant：防止源/漏極間的漏電； VtImplant：調(diào)整Vt（閾值電壓）。20. 一般的離子注入層次（Implantlayer）工藝制造可分為那幾道步驟？答：一般包含下面幾道步驟： 光刻（Ph。to）及圖形的形成； 離子注入調(diào)整； 離

9、子注入完后的ash（plasma（等離子體）清洗） 光刻膠去除（PRstrip）21. Poly（多晶硅）柵極形成的步驟大致可分為那些？答：Gateoxide（柵極氧化層）的沉積;Polyfilm的沉積及SiON（在光刻中作為抗反射層的物質(zhì)）的沉積）； Poly圖形的形成（Photo）； Poly及SiON的Etch； Etch完后的ash（plasma（等離子體）清洗）及光刻膠去除（PRstrip）； Poly的Re-oxidation（二次氧化）。22. Poly（多晶硅）柵極的刻蝕（etch）要注意哪些地方？答：Poly的CD（尺寸大小控制；避免Gateoxie被蝕刻掉，造成基材（sub

10、strate）受損.23. 何謂Gateoxide（柵極氧化層）？答：用來當器件的介電層，利用不同厚度的gateoxide，可調(diào)節(jié)柵極電壓對不同器件進行開關(guān)24. 源/漏極（source/drain）的形成步驟可分為那些？答：LDD的離子注入（Implant）； Spacer的形成； N+/P+IMP高濃度源/漏極（S/D）注入及快速熱處理（RTA：RapidThermalAnneal）。25. LDD是什幺的縮寫？用途為何？答：LDD:LightlyDopedDrain.LDD是使用較低濃度的源/漏極，以防止組件產(chǎn)生熱載子效應(yīng)的一項工藝。26. 何謂Hotcarriereffect（熱載流子

11、效應(yīng)）？答:在線寛小于0.5um以下時，因為源/漏極間的高濃度所產(chǎn)生的高電場，導(dǎo)致載流子在移動時被加速產(chǎn)生熱載子效應(yīng)，此熱載子效應(yīng)會對gateoxide造成破壞，造成組件損傷。27. 何謂Spacer?Spacer蝕刻時要注意哪些地方？答：在柵極（Poly）的兩旁用dielectrie（介電質(zhì)）形成的側(cè)壁，主要由0x/SiN/0x組成。蝕刻spacer時要注意其CD大小，profile（剖面輪廓），及remainoxide（殘留氧化層的厚度）28. Spacer的主要功能？答：使高濃度的源/漏極與柵極間產(chǎn)生一段LDD區(qū)域；作為ContactEtch時柵極的保護層。29. 為何在離子注入后，需要

12、熱處理（ThermalAnneal）的工藝？答：為恢復(fù)經(jīng)離子注入后造成的芯片表面損傷;使注入離子擴散至適當?shù)纳疃?使注入離子移動到適當?shù)木Ц裎恢谩?0. SAB是什幺的縮寫？目的為何？答：SAB：Salicideblock,用于保護硅片表面，在RPO(ResistProtectOxide)的保護下硅片不與其它Ti,Co形成硅化物(salicide)31. 簡單說明SAB工藝的流層中要注意哪些？答:SAB光刻后(photo)，亥I蝕后(etch)的圖案(特別是小塊區(qū)域)。要確定有完整的包覆(block)住必需被包覆(block)的地方。remainoxide(殘留氧化層的厚度)。32. 何謂硅化

13、物(salicide)?答：Si與Ti或Co形成TiSix或CoSix,一般來說是用來降低接觸電阻值(Rs,Rc)。33. 硅化物(salicide)的形成步驟主要可分為哪些？答：Co(或Ti)+TiN的沉積； 第一次RTA(快速熱處理)來形成Salicide。 將未反應(yīng)的Co(Ti)以化學(xué)酸去除。 第二次RTA(用來形成Ti的晶相轉(zhuǎn)化，降低其阻值)。34. MOS器件的主要特性是什幺？答：它主要是通過柵極電壓(Vg)來控制源，漏極(S/D)之間電流，實現(xiàn)其開關(guān)特性。35. 我們一般用哪些參數(shù)來評價device的特性？答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、R

14、c；一般要求Idsat、Vbk(breakdown)值盡量大，Ioff、Rc盡量小，Vt、Rs盡量接近設(shè)計值.36. 什幺是Idsat?Idsat代表什幺意義？答：飽和電流。也就是在柵壓(Vg)定時，源/漏(Source/Drain)之間流動的最大電流.37. 在工藝制作過程中哪些工藝可以影響到Idsat?答：PolyCD(多晶硅尺寸)、GateoxideThk柵氧化層厚度)、AA(有源區(qū))寬度、Vtimp.條件、LDDimp.條件、N+/P+imp.條件。38. 什幺是Vt?Vt代表什幺意義？答：閾值電壓（ThresholdVoltage），就是產(chǎn)生強反轉(zhuǎn)所需的最小電壓。當柵極電壓Vg<

15、;Vt時，M0S處于關(guān)的狀態(tài)，而Vg=Vt時，源/漏之間便產(chǎn)生導(dǎo)電溝道，M0S處于開的狀態(tài)。39. 在工藝制作過程中哪些工藝可以影響到Vt?答：PolyCD、GateoxideThk.（柵氧化層厚度）、AA（有源區(qū)）寬度及Vtimp條件。40. 什幺是Ioff?Ioff小有什幺好處答：關(guān)態(tài)電流，Vg=0時的源、漏級之間的電流，一般要求此電流值越小越好。Ioff越小，表示柵極的控制能力愈好，可以避免不必要的漏電流（省電）。41. 什幺是devicebreakdownvoltage?答：指崩潰電壓（擊穿電壓），在Vg=Vs=0時，Vd所能承受的最大電壓，當Vd大于此電壓時，源、漏之間形成導(dǎo)電溝道而

16、不受柵壓的影響。在器件越做越小的情況下，這種情形會將會越來越嚴重。42. 何謂ILD?IMD?其目的為何？答：ILD:InterLayerDielectrie,是用來做device與第一層metal的隔離（isolation）,而IMD：InterMetalDieleetrie，是用來做metal與metal的隔離（isolation）.要注意ILD及IMD在CMP后的厚度控制。43. 一般介電層ILD的形成由那些層次組成？答：SiON層沉積（用來避免上層B,P滲入器件）； BPSG（摻有硼、磷的硅玻璃）層沉積； PETEOS（等離子體增強正硅酸乙脂）層沉積；最后再經(jīng)ILDOxideCMP（S

17、iO2的化學(xué)機械研磨）來做平坦化。44. 一般介電層IMD的形成由那些層次組成？答：SRO層沉積（用來避免上層的氟離子往下滲入器件）； HDP-FSG（摻有氟離子的硅玻璃）層沉積； PE-FSG（等離子體增強，摻有氟離子的硅玻璃）層沉積；使用FSG的目的是用來降低dieleetriek值，減低金屬層間的寄生電容。最后再經(jīng)IMDOxideCMP（SiO2的化學(xué)機械研磨）來做平坦化。45.簡單說明Contact（CT）的形成步驟有那些?答：Contact是指器件與金屬線連接部分，分布在poly、AA上。 Contact的Photo（光刻）； Contact的Etch及光刻膠去除（ash&P

18、Rstrip）； Gluelayer（粘合層）的沉積； CVDW（鎢）的沉積 W-CMP。46. Gluelayer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什幺？答：因為W較難附著在Salicide上，所以必須先沉積只Gluelayer再沉積WGluelayer是為了增強粘合性而加入的一層。主要在salicide與W（CT）、W（VIA）與metal之間，其成分為Ti和TiN,分別采用PVD和CVD方式制作。47. 為何各金屬層之間的連接大多都是采用CVD的W-plug（鎢插塞）？答：因為W有較低的電阻；W有較佳的stepcoverage（階梯覆蓋能力）。48. 一般金屬層（metallayer）的形成工藝是采用哪種方式?大致可分為那些步驟？答：PVD（物理氣相淀積）Metalfilm沉積 光刻（Ph。to）及圖形的形成； Metalfilmetch及plasma（等離子體）清洗（此步騶為連序工藝，在同一個機臺內(nèi)完成，其目的在避免金屬腐蝕）