1、1. 位和字節(jié)位和字節(jié) 位（位（bit）是計(jì)算機(jī)所能表示的最小最基本的數(shù)據(jù)單位，它指的）是計(jì)算機(jī)所能表示的最小最基本的數(shù)據(jù)單位，它指的 是取值只能為是取值只能為0或或1的一個(gè)二進(jìn)制數(shù)值位。位作為單位時(shí)記作的一個(gè)二進(jìn)制數(shù)值位。位作為單位時(shí)記作b 字節(jié)（字節(jié)（byte）由）由8個(gè)位二進(jìn)制位組成，通常用作計(jì)算存儲(chǔ)容量的個(gè)位二進(jìn)制位組成，通常用作計(jì)算存儲(chǔ)容量的 單位。字節(jié)作為單位時(shí)記作單位。字節(jié)作為單位時(shí)記作B K是是kelo的縮寫(xiě)，的縮寫(xiě)， 1K=1024=210； M是是mega的縮寫(xiě)，的縮寫(xiě)，1M=1024K=220； G是是Giga的縮寫(xiě)，的縮寫(xiě)， 1G=1024M=230； T是是tera的

2、縮寫(xiě)，的縮寫(xiě)， 1T=1024G=240。 第一章第一章 微型計(jì)算機(jī)的發(fā)展微型計(jì)算機(jī)的發(fā)展 1.1 微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的常用術(shù)語(yǔ)2. 字長(zhǎng)字長(zhǎng) 字長(zhǎng)是微處理器一次可以直接處理的二進(jìn)制數(shù)碼的位數(shù)，它通常取字長(zhǎng)是微處理器一次可以直接處理的二進(jìn)制數(shù)碼的位數(shù)，它通常取 決于微處理器內(nèi)部通用寄存器的位數(shù)和數(shù)據(jù)總線的寬度。微處理決于微處理器內(nèi)部通用寄存器的位數(shù)和數(shù)據(jù)總線的寬度。微處理 器的字長(zhǎng)有器的字長(zhǎng)有4位、位、8位、位、16位和位和32位等等。位等等。 8088稱為準(zhǔn)稱為準(zhǔn)16位微處理器，而位微處理器，而80386SX稱為準(zhǔn)稱為準(zhǔn)32位微處理器。位微處理器。半字節(jié)字節(jié)字雙字03034707

3、078F8F1017181F 1.1 微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的常用術(shù)語(yǔ)3. 主頻主頻 主頻也叫做時(shí)鐘頻率，用來(lái)表示微處理器的運(yùn)行速度，主頻越高主頻也叫做時(shí)鐘頻率，用來(lái)表示微處理器的運(yùn)行速度，主頻越高 表明微處理器運(yùn)行越快，主頻的單位是表明微處理器運(yùn)行越快，主頻的單位是MHz。 早期微處理器的主頻與外部總線的頻率相同，從早期微處理器的主頻與外部總線的頻率相同，從80486DX2開(kāi)始，開(kāi)始， 主頻主頻=外部總線頻率外部總線頻率 倍頻系數(shù)倍頻系數(shù) 外部總線頻率頻率通常簡(jiǎn)稱為外頻，它的單位也是外部總線頻率頻率通常簡(jiǎn)稱為外頻，它的單位也是MHz，外頻越，外頻越 高說(shuō)明微處理器與系統(tǒng)內(nèi)存數(shù)據(jù)交換的

4、速度越快，因而微型計(jì)算高說(shuō)明微處理器與系統(tǒng)內(nèi)存數(shù)據(jù)交換的速度越快，因而微型計(jì)算 機(jī)的運(yùn)行速度也越快。機(jī)的運(yùn)行速度也越快。 倍頻系數(shù)是微處理器的主頻與外頻之間的相對(duì)比例系數(shù)。倍頻系數(shù)是微處理器的主頻與外頻之間的相對(duì)比例系數(shù)。 通過(guò)提高外頻或倍頻系數(shù)，可以使微處理器工作在比標(biāo)稱主頻更通過(guò)提高外頻或倍頻系數(shù)，可以使微處理器工作在比標(biāo)稱主頻更 高的時(shí)鐘頻率上，這就是所謂的高的時(shí)鐘頻率上，這就是所謂的超頻超頻。 1.1 微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的常用術(shù)語(yǔ)4. MIPS MIPS是是Millions of Instruction Per Second的縮寫(xiě)，用來(lái)表示微處理的縮寫(xiě)，用來(lái)表示微處理 器的

5、性能，意思是每秒鐘能執(zhí)行多少百萬(wàn)條指令器的性能，意思是每秒鐘能執(zhí)行多少百萬(wàn)條指令 由于執(zhí)行不同類型的指令所需時(shí)間長(zhǎng)度不同，所以由于執(zhí)行不同類型的指令所需時(shí)間長(zhǎng)度不同，所以MIPS通常是根通常是根 據(jù)不同指令出現(xiàn)的頻度乘上不同的系數(shù)求得的統(tǒng)計(jì)平均值。據(jù)不同指令出現(xiàn)的頻度乘上不同的系數(shù)求得的統(tǒng)計(jì)平均值。 主頻為主頻為25MHz的的80486其性能大約是其性能大約是20MIPS， 主頻為主頻為400MHz的的Pentium II的性能為的性能為832 MIPS5. iCOMP指數(shù)指數(shù) iCOMP指數(shù)是指數(shù)是Intel公司為評(píng)價(jià)其公司為評(píng)價(jià)其32位微處理器的性能而編制的一位微處理器的性能而編制的一 種

6、指標(biāo)，它是根據(jù)微處理器的各種性能指標(biāo)在微型計(jì)算機(jī)中的重要種指標(biāo)，它是根據(jù)微處理器的各種性能指標(biāo)在微型計(jì)算機(jī)中的重要 性來(lái)確定的，性來(lái)確定的，iCOMP指數(shù)包含的指標(biāo)有整數(shù)數(shù)學(xué)計(jì)算、浮點(diǎn)數(shù)學(xué)計(jì)指數(shù)包含的指標(biāo)有整數(shù)數(shù)學(xué)計(jì)算、浮點(diǎn)數(shù)學(xué)計(jì) 算、圖形處理以及視頻處理等，這些指標(biāo)的重要性與它們?cè)趹?yīng)用軟算、圖形處理以及視頻處理等，這些指標(biāo)的重要性與它們?cè)趹?yīng)用軟 件中出現(xiàn)的頻度有關(guān)，所以件中出現(xiàn)的頻度有關(guān)，所以iCOMP指數(shù)說(shuō)明了微處理器在微型計(jì)算指數(shù)說(shuō)明了微處理器在微型計(jì)算 機(jī)中應(yīng)用的綜合性能。機(jī)中應(yīng)用的綜合性能。 1.1 微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的常用術(shù)語(yǔ)Pentiun、 Pentiun MMX、

7、Pentiun 主頻與性能指數(shù)主頻與性能指數(shù) 1.1 微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的常用術(shù)語(yǔ) Pentiun / 處理器主頻與性能指數(shù)處理器主頻與性能指數(shù)6. 微處理器的生產(chǎn)工藝微處理器的生產(chǎn)工藝 指在硅材料上生產(chǎn)微處理器時(shí)內(nèi)部各元器件間連接線的寬度，一指在硅材料上生產(chǎn)微處理器時(shí)內(nèi)部各元器件間連接線的寬度，一 般以般以 m為單位，數(shù)值越小，生產(chǎn)工藝越先進(jìn)，微處理器的功耗和為單位，數(shù)值越小，生產(chǎn)工藝越先進(jìn)，微處理器的功耗和 發(fā)熱量越小。發(fā)熱量越小。目前微處理器的生產(chǎn)工藝已經(jīng)達(dá)到目前微處理器的生產(chǎn)工藝已經(jīng)達(dá)到0.18 m。7.7.微處理器的集成度微處理器的集成度 指微處理器芯片上集成的晶體管的密

8、度。指微處理器芯片上集成的晶體管的密度。 最早最早Intel 4004的集成度為的集成度為2250個(gè)晶體管，個(gè)晶體管，Pentium III的集成度已的集成度已 經(jīng)達(dá)到經(jīng)達(dá)到750萬(wàn)個(gè)晶體管以上，集成度提高了萬(wàn)個(gè)晶體管以上，集成度提高了3000多倍。多倍。 1.1 微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的常用術(shù)語(yǔ)微型計(jì)算機(jī)的發(fā)展是以微處理器的發(fā)展來(lái)表征的微型計(jì)算機(jī)的發(fā)展是以微處理器的發(fā)展來(lái)表征的1971年年1977年是微處理器發(fā)展的早期階段年是微處理器發(fā)展的早期階段:字長(zhǎng)為字長(zhǎng)為4位或位或8位，集成度約為位，集成度約為300010000晶體管晶體管/片，微處理片，微處理器的主頻為器的主頻為0.15MH

9、z。 1971年：年：Intel 4004，是世界上第一片單片微處理器，是世界上第一片單片微處理器4位微處理器，尋址空間為位微處理器，尋址空間為4096個(gè)半字節(jié)個(gè)半字節(jié), 指令系統(tǒng)包括指令系統(tǒng)包括45條指令條指令 1.2 微型計(jì)算機(jī)的發(fā)展微型計(jì)算機(jī)的發(fā)展 1972年：年：Intel 8008，是世界上第一片，是世界上第一片8位微處理器。位微處理器。8008采用了采用了10 m生產(chǎn)工藝，集成度為生產(chǎn)工藝，集成度為3500個(gè)晶體管，工作頻率個(gè)晶體管，工作頻率為為200KHz。 1974年：年：Intel 8080采用了采用了6 m生產(chǎn)工藝，集成度為生產(chǎn)工藝，集成度為6000個(gè)晶體管，主頻為個(gè)晶體管

10、，主頻為2MHz。 1975年年4月，月，MITS公司推出了以公司推出了以8080為為CPU的世界上第一的世界上第一 臺(tái)個(gè)人計(jì)算機(jī)臺(tái)個(gè)人計(jì)算機(jī)Altair 8800。值得一提的是，。值得一提的是，Altair 8800 的的BASIC語(yǔ)言解釋器是語(yǔ)言解釋器是Bill Gates編寫(xiě)的編寫(xiě)的 1976年：年： Intel 8080 Intel公司生產(chǎn)的最后一種公司生產(chǎn)的最后一種8位通用微處理器，位通用微處理器，8085的工作頻率提高到的工作頻率提高到5MHz，指令系統(tǒng)的指令數(shù)上升到，指令系統(tǒng)的指令數(shù)上升到246條條. 1.2 微型計(jì)算機(jī)的發(fā)展微型計(jì)算機(jī)的發(fā)展第一代：第一代：8086/8088（1

11、978年年-1981年）年） 1978年年-8086采用了采用了3 m工藝，集成了工藝，集成了29,000個(gè)晶體管，工作頻率為個(gè)晶體管，工作頻率為4.77 MHz。它的寄存器和數(shù)據(jù)總線均為它的寄存器和數(shù)據(jù)總線均為16位，地址總線為位，地址總線為20位，從而使尋址位，從而使尋址空間達(dá)空間達(dá)1MB。同時(shí)，。同時(shí)，CPU的內(nèi)部結(jié)構(gòu)也有很大的改進(jìn)，采用了流的內(nèi)部結(jié)構(gòu)也有很大的改進(jìn)，采用了流水線結(jié)構(gòu)，并設(shè)置了水線結(jié)構(gòu)，并設(shè)置了6字節(jié)的指令預(yù)取隊(duì)列。字節(jié)的指令預(yù)取隊(duì)列。 1979年年-8088除了它的數(shù)據(jù)總線為除了它的數(shù)據(jù)總線為8位以外，其余均與位以外，其余均與8086相同。相同。8088采用采用8位位數(shù)

12、據(jù)總線是為了利用當(dāng)時(shí)現(xiàn)有的數(shù)據(jù)總線是為了利用當(dāng)時(shí)現(xiàn)有的8位設(shè)備控制芯片。由于位設(shè)備控制芯片。由于8088內(nèi)部?jī)?nèi)部支持支持16位運(yùn)算，而與位運(yùn)算，而與I/O之間傳輸為之間傳輸為8位，故位，故8088稱為準(zhǔn)稱為準(zhǔn)16位微處理位微處理器。器。 1981年年8月，月，IBM公司推出以公司推出以8088為為CPU的世界上第一臺(tái)的世界上第一臺(tái)16位微型計(jì)位微型計(jì) 算機(jī)算機(jī)IBM 5150 Personal Computer，即著名的，即著名的IMB PC。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 內(nèi)部暫存器 IP ES SS DS CS 輸入/輸出 控制電路外部總線執(zhí)行部分控制電路1 2

13、3 4 5 6 ALU標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法器指令隊(duì)列緩沖器16位20位16位8位 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展第二代：第二代：80286（1982年年-1984年）年） 采用采用1.5 m工藝，集成了工藝，集成了134,000個(gè)晶體管，工作頻率為個(gè)晶體管，工作頻率為6MHz。 80286的數(shù)據(jù)總線仍然為的數(shù)據(jù)總線仍然為16位，但是地址總線增加到位，但是地址總線增加到24位，使存儲(chǔ)位，使存儲(chǔ) 器尋址空間達(dá)到器尋址空間達(dá)到16MB。 1985年年IBM公司推出以公司推出以80286為為CPU的微

14、型計(jì)算機(jī)的微型計(jì)算機(jī)IBM PC/AT，并，并 制定了一個(gè)新的開(kāi)放系統(tǒng)總線結(jié)構(gòu)，這就是的工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)（制定了一個(gè)新的開(kāi)放系統(tǒng)總線結(jié)構(gòu)，這就是的工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)（ ISA）。該結(jié)構(gòu)提供了一個(gè)）。該結(jié)構(gòu)提供了一個(gè)16位、高性能的位、高性能的I/O擴(kuò)展總線。擴(kuò)展總線。 80年代中期到年代中期到90年代初，年代初，80286一直是微型計(jì)算機(jī)的主流一直是微型計(jì)算機(jī)的主流CPU。在。在 這一時(shí)期，還誕生了世界上最早的芯片組（這一時(shí)期，還誕生了世界上最早的芯片組（chipsets）。）。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 物理 地址加法器地址鎖存器和驅(qū)動(dòng)器預(yù)取協(xié)處理器 接口總線控制數(shù)據(jù)收發(fā)

15、6字節(jié)預(yù)取隊(duì)列3 譯碼指令指令隊(duì)列 指令譯碼器寄存器控制器ALU偏移量加法器段界檢查段基址段容量NMIINTRERRORBUSY 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 1. 具有獨(dú)立的具有獨(dú)立的16條數(shù)據(jù)總線和條數(shù)據(jù)總線和24條地址總線；條地址總線； 2. 具有兩種地址方式：實(shí)地址方式和保護(hù)虛擬地址方式；具有兩種地址方式：實(shí)地址方式和保護(hù)虛擬地址方式； 3. CPU內(nèi)部有四個(gè)處理部件并行工作；內(nèi)部有四個(gè)處理部件并行工作； 4. 軟件對(duì)軟件對(duì)Intel 8086/8088具有向上兼容性；具有向上兼容性； 5. 具有三種中斷類型；具有三種中斷類型； 6. 指令系統(tǒng)中增加了高級(jí)類指

16、令：執(zhí)行環(huán)境操作類指令和保護(hù)類指令。指令系統(tǒng)中增加了高級(jí)類指令：執(zhí)行環(huán)境操作類指令和保護(hù)類指令。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展第三代：第三代：80386（1985年年-1988年）年） 第一個(gè)實(shí)用的第一個(gè)實(shí)用的32位微處理器，采用了位微處理器，采用了1.5 m工藝，集成了工藝，集成了275,000 個(gè)晶體管，工作頻率達(dá)到個(gè)晶體管，工作頻率達(dá)到16MHz。80386的內(nèi)部寄存器、數(shù)據(jù)總的內(nèi)部寄存器、數(shù)據(jù)總 線和地址總線都是線和地址總線都是32位的。通過(guò)位的。通過(guò)32位的地址總線，位的地址總線，80386的可尋址的可尋址 空間達(dá)到空間達(dá)到4GB。這時(shí)由。這時(shí)由32位微處理

17、器組成的微型計(jì)算機(jī)已經(jīng)達(dá)到位微處理器組成的微型計(jì)算機(jī)已經(jīng)達(dá)到 超級(jí)小型機(jī)的水平。超級(jí)小型機(jī)的水平。 80386的其他一些版本：的其他一些版本：80386SX，包含，包含16位數(shù)據(jù)總線和位數(shù)據(jù)總線和24位地址位地址 總線，尋址空間為總線，尋址空間為16MB；80386SL80386SLC，包含，包含 l6位數(shù)據(jù)位數(shù)據(jù) 總線和總線和25位地址總線，尋址空間為位地址總線，尋址空間為32MB。由于這些微處理器由。由于這些微處理器由 于與于與I/O之間傳輸為之間傳輸為16位，故也稱為準(zhǔn)位，故也稱為準(zhǔn)32位微處理器。位微處理器。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 1.3 X86系列微

18、型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 3 輸入 加法器 描述符 寄存器邊界和 屬 性 PLA 加法器 頁(yè)高速 緩存器 控制和 屬性 高速 緩存器 請(qǐng)求優(yōu)先權(quán) 地 址 驅(qū)動(dòng)器 流水線/ 總線寬度 控制器 多 路 收發(fā)器 保護(hù)測(cè)試 部件 桶形移位器 加法器 乘 / 除 寄存器集 譯碼和 定序器 控制 ROM 指令譯碼 已譯碼 指令隊(duì)列 預(yù)取器/ 邊界 檢測(cè)器 16字節(jié)指令 隊(duì)列 32位有效地址總線 32位ALU總線32位有效地址總線 內(nèi)部控制總線 32位位線線性性地地址址總總線線34位位物物理理地地址址總總線線 1. 80386的體系結(jié)構(gòu)是全的體系結(jié)構(gòu)是全32位的，其中包括位的，其中包括32位寄存器

19、、位寄存器、32位指令、位指令、32 為地址總線、為地址總線、32位數(shù)據(jù)總線、位數(shù)據(jù)總線、32位內(nèi)部控制總線、位內(nèi)部控制總線、32位外部總線接位外部總線接 口；口； 2. 內(nèi)部由六個(gè)邏輯單元組成，它們按流水線方式工作，運(yùn)行速度可達(dá)內(nèi)部由六個(gè)邏輯單元組成，它們按流水線方式工作，運(yùn)行速度可達(dá) 4MIPS; 3. 80386CPU上集成了一個(gè)存儲(chǔ)器管理單元上集成了一個(gè)存儲(chǔ)器管理單元MMU，能實(shí)現(xiàn)分頁(yè)機(jī)制，能實(shí)現(xiàn)分頁(yè)機(jī)制， 從而實(shí)現(xiàn)了虛擬存儲(chǔ)器管理；從而實(shí)現(xiàn)了虛擬存儲(chǔ)器管理； 4. 能運(yùn)行能運(yùn)行 8086、80286的軟件；的軟件； 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展第四代：第四代

20、：80486（1989年年-1992年）年） 采用采用1 m工藝，集成了工藝，集成了120萬(wàn)個(gè)晶體管，工作頻率為萬(wàn)個(gè)晶體管，工作頻率為25MHz。 80486微處理器由三個(gè)部件組成：一個(gè)微處理器由三個(gè)部件組成：一個(gè)80386體系結(jié)構(gòu)的主處理器，體系結(jié)構(gòu)的主處理器， 一個(gè)與一個(gè)與80387相兼容的數(shù)學(xué)協(xié)處理器和一個(gè)相兼容的數(shù)學(xué)協(xié)處理器和一個(gè)8KB容量的高速緩沖存容量的高速緩沖存 儲(chǔ)器。儲(chǔ)器。80486把把80386的內(nèi)部結(jié)構(gòu)做了修改，大約有一半的指令在一的內(nèi)部結(jié)構(gòu)做了修改，大約有一半的指令在一 個(gè)時(shí)鐘周期內(nèi)完成，而不是原來(lái)的兩個(gè)，這樣個(gè)時(shí)鐘周期內(nèi)完成，而不是原來(lái)的兩個(gè)，這樣80486的處理速度一

21、的處理速度一 般比般比80386快快2到到3倍。倍。 Intel公司還生產(chǎn)過(guò)公司還生產(chǎn)過(guò)80486的其他一些版本：的其他一些版本：80486SX，工作頻率，工作頻率 20MHz，不包含數(shù)學(xué)協(xié)處理器；，不包含數(shù)學(xué)協(xié)處理器；80486DX2，采用雙倍時(shí)鐘，內(nèi)部，采用雙倍時(shí)鐘，內(nèi)部 執(zhí)行速度達(dá)到執(zhí)行速度達(dá)到66MHZ，內(nèi)存存取速度為，內(nèi)存存取速度為33MHz；80486DX4，采用，采用 三倍時(shí)鐘，內(nèi)部執(zhí)行速度達(dá)到三倍時(shí)鐘，內(nèi)部執(zhí)行速度達(dá)到100MHZ，內(nèi)存存取速度為，內(nèi)存存取速度為33MHz。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)

22、的發(fā)展桶形移位器寄存器文件 ALU 段管理部件 描述符 寄存器 界限和屬 性PLA 頁(yè)管理 部 件 轉(zhuǎn)換后援 緩沖器 Cache 管理部件 8KB Cache 地址驅(qū)動(dòng)器 寫(xiě)緩沖器4 80 數(shù)據(jù)總線收發(fā)器 總 線 控 制 請(qǐng)求序列發(fā)生器 成組總線控制 總線寬度控制 Cache 控制 奇偶校驗(yàn) 生成和控制 浮點(diǎn)運(yùn)算 部件 浮點(diǎn)寄存 器文件 控制部件 控 制 ROM 指令 譯碼 器 指令預(yù) 取 部件 2 16B 指令隊(duì)列 128 2 32 位數(shù)據(jù)總線位數(shù)據(jù)總線32 位線性地址位線性地址32 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 1. 通過(guò)采用通過(guò)采用RISC技術(shù)，縮短指令執(zhí)行周期

23、；技術(shù)，縮短指令執(zhí)行周期； 2. 芯片內(nèi)部包含芯片內(nèi)部包含8K字節(jié)的數(shù)據(jù)與指令混合型高速緩存器（字節(jié)的數(shù)據(jù)與指令混合型高速緩存器（Cache）；）； 3. 80486芯片內(nèi)部包含了增強(qiáng)型芯片內(nèi)部包含了增強(qiáng)型80387協(xié)處理器，自其內(nèi)部稱作浮點(diǎn)運(yùn)協(xié)處理器，自其內(nèi)部稱作浮點(diǎn)運(yùn) 算部件算部件(FPU)； 4. 80486內(nèi)部總線寬度為內(nèi)部總線寬度為64位；位； 第五代：第五代：Pentium（1993年年-1997年）年）Pentium處理器的發(fā)展分成三代處理器的發(fā)展分成三代 第一代第一代Pentium處理器（以處理器（以P5代稱，代稱，1993年）采用年）采用0.8 m工藝技術(shù)，工藝技術(shù)， 集成了

24、集成了310萬(wàn)個(gè)晶體管，工作頻率為萬(wàn)個(gè)晶體管，工作頻率為60MHz/66MHz。 第二代第二代Pentium處理器（以處理器（以P54C代稱，代稱，1994年）采用年）采用0.6 m工藝，工藝， 工作頻率為工作頻率為90MHz/100MHz。 第三代第三代Pentium MMX（以（以P55C代稱代稱1997年）增加了年）增加了57條多媒體指條多媒體指 令在體系結(jié)構(gòu)上，令在體系結(jié)構(gòu)上， Pentium在內(nèi)核中采用了在內(nèi)核中采用了RISC技術(shù)，可以說(shuō)它是技術(shù)，可以說(shuō)它是 CISC和和RISC技術(shù)相結(jié)合的產(chǎn)物。技術(shù)相結(jié)合的產(chǎn)物。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展預(yù)取緩沖存儲(chǔ)器

25、指令譯碼256控制ROM控制部件地址生成(U流水線 )地址生成(V流水線 )整數(shù)寄存器組ALU(U 流水線 )ALU(V 流水線 )筒型移位器8KB 數(shù)據(jù)Cache浮點(diǎn)部件控制寄存器組加法器除法器乘法器80808KB 代碼Cache分支目標(biāo)緩沖器預(yù)取地址指令指針轉(zhuǎn)移校驗(yàn)和目標(biāo)地址分頁(yè)部件323232323232總線部件6464 位讀總線64 位數(shù)據(jù)總線32 位地址總線控制TLBTLB32 位地址總線 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 1.1.采用超標(biāo)量體系結(jié)構(gòu)采用超標(biāo)量體系結(jié)構(gòu); ; 2. 2.浮點(diǎn)部件采用超流水線技術(shù)浮點(diǎn)部件采用超流水線技術(shù); ; 3. 3.增加了動(dòng)態(tài)轉(zhuǎn)

26、移預(yù)測(cè)增加了動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè); ; 4. 4.加大了片上的超高速緩存容量加大了片上的超高速緩存容量; ; 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展第六代：第六代：P6（1996-今）今） Pentium Pro、Pentium II、Pentium III、 Pentium 采用采用0.6 m -0.18 m工藝，集成度工藝，集成度550萬(wàn)萬(wàn)-750萬(wàn)晶體管，萬(wàn)晶體管， 時(shí)鐘頻率時(shí)鐘頻率166MHz-1GHz，采用二級(jí)高速緩存，采用二級(jí)高速緩存，2級(jí)超標(biāo)級(jí)超標(biāo) 量流水線結(jié)構(gòu)，一個(gè)時(shí)鐘周期可以執(zhí)行量流水線結(jié)構(gòu)，一個(gè)時(shí)鐘周期可以執(zhí)行3條指令。條指令。 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系

27、列微型計(jì)算機(jī)的發(fā)展L2 Cache后端總線后端總線主主 存存前端總線前端總線總線接口單元總線接口單元BIUL1數(shù)據(jù)數(shù)據(jù)Cache 16KBL1指令指令Cache 16KB指令預(yù)取單指令預(yù)取單元元IFU分支目標(biāo)緩分支目標(biāo)緩沖器沖器BTB存儲(chǔ)器排序存儲(chǔ)器排序緩沖器緩沖器MOBx86指令譯碼器指令譯碼器譯碼譯碼器器0譯碼譯碼器器1譯碼譯碼器器2寄存器別名表寄存器別名表RAT指令重排緩沖器指令重排緩沖器ROB保留站保留站RS端口端口4微指令序微指令序列器列器MIS存儲(chǔ)數(shù)據(jù)存儲(chǔ)數(shù)據(jù)單元單元端口端口3存儲(chǔ)地址存儲(chǔ)地址單元單元端口端口2加載地址加載地址單元單元端口端口1MMX移位器移位器MMX ALU簡(jiǎn)單整

28、數(shù)單元簡(jiǎn)單整數(shù)單元轉(zhuǎn)移執(zhí)行單元轉(zhuǎn)移執(zhí)行單元端口端口0MMX ALUMMX乘法器乘法器復(fù)雜整數(shù)單元復(fù)雜整數(shù)單元復(fù)雜浮點(diǎn)單元復(fù)雜浮點(diǎn)單元簡(jiǎn)單浮點(diǎn)單元簡(jiǎn)單浮點(diǎn)單元結(jié)果總線結(jié)果總線 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展 PentiumIIPentiumII 微處理器微處理器 代代字長(zhǎng)字長(zhǎng)型號(hào)型號(hào)工藝工藝( m)集成度集成度( (萬(wàn)個(gè)萬(wàn)個(gè)) )主頻主頻(MHz)速度速度(MIPS)1168086334.77-10300 1.3 X86系列微型計(jì)算機(jī)的發(fā)展系列微型計(jì)算機(jī)的發(fā)展針對(duì)系列計(jì)算機(jī)針對(duì)系列計(jì)算機(jī): 要求所有機(jī)種間能夠保持向上兼容和向后兼容要求所有機(jī)種間能夠保持向上兼容和向后兼容向

29、上兼容：為某個(gè)檔次機(jī)種編制的軟件能夠不加修改向上兼容：為某個(gè)檔次機(jī)種編制的軟件能夠不加修改 地運(yùn)行在比它高檔的機(jī)種上。地運(yùn)行在比它高檔的機(jī)種上。向后兼容：為某個(gè)時(shí)期生產(chǎn)的機(jī)種編制的軟件能夠向后兼容：為某個(gè)時(shí)期生產(chǎn)的機(jī)種編制的軟件能夠 不加修改地運(yùn)行在它之后生產(chǎn)的機(jī)種上不加修改地運(yùn)行在它之后生產(chǎn)的機(jī)種上兼容性兼容性 針對(duì)（軟件）結(jié)構(gòu)，非硬件實(shí)現(xiàn)。針對(duì)（軟件）結(jié)構(gòu)，非硬件實(shí)現(xiàn)。 1.4 兼容性兼容性第二章第二章 Intel 8086/8088 微機(jī)系統(tǒng)結(jié)構(gòu)微機(jī)系統(tǒng)結(jié)構(gòu) 一一、Intel 8086/8088 Intel 8086/8088 內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)二、功能結(jié)構(gòu)二、功能結(jié)構(gòu)三、存儲(chǔ)器組織三、存

30、儲(chǔ)器組織四、指令運(yùn)行四、指令運(yùn)行五、指令執(zhí)行時(shí)間五、指令執(zhí)行時(shí)間內(nèi)部暫存器內(nèi)部暫存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線執(zhí)行部分執(zhí)行部分控制電路控制電路1 2 3 4 5 6ALU標(biāo)志寄存器標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令隊(duì)列緩沖器指令隊(duì)列緩沖器執(zhí)行部件執(zhí)行部件 （EU)總線接口部件總線接口部件 （BIU)16位位20位位16位位8位位一、一、8086/80888086/8088內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) AX BX CX DX1結(jié)構(gòu)結(jié)構(gòu) 寄存器結(jié)構(gòu)寄存器結(jié)構(gòu) AH A

31、L BH BL CH CL DH DL AX BX CX DX SP BP SI DI IP FLAG CS DS SS ES(A) 累加器累加器 基地址寄存器基地址寄存器 計(jì)數(shù)器計(jì)數(shù)器 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 (SP) 堆棧指針寄存器堆棧指針寄存器 基地址寄存器基地址寄存器 源變址寄存器源變址寄存器 目的變址寄存器目的變址寄存器 (PC) 指令指針寄存器指令指針寄存器(PSW) 狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器 代碼段寄存器代碼段寄存器 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器 堆棧段寄存器堆棧段寄存器 附加段寄存器附加段寄存器通用寄存器通用寄存器控制寄存器控制寄存器 段寄存器段寄存器8位寄存器位寄存器16位寄存

32、器位寄存器狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器 O D I T S Z A P C 進(jìn)位標(biāo)志進(jìn)位標(biāo)志C（Carry Flag）當(dāng)結(jié)果的最高位產(chǎn)生一個(gè)進(jìn)位或借位，則當(dāng)結(jié)果的最高位產(chǎn)生一個(gè)進(jìn)位或借位，則C=1，否則，否則C=0。 溢出標(biāo)志溢出標(biāo)志O（Overflow Flag）在算術(shù)運(yùn)算中，帶符號(hào)數(shù)的運(yùn)算結(jié)果超出了在算術(shù)運(yùn)算中，帶符號(hào)數(shù)的運(yùn)算結(jié)果超出了8位或位或16位位 帶符號(hào)數(shù)能表達(dá)的范圍，則帶符號(hào)數(shù)能表達(dá)的范圍，則O=1，否則，否則O=0。 8位（字節(jié)）運(yùn)算位（字節(jié)）運(yùn)算 -128 +127 16位（字）位（字） 運(yùn)算運(yùn)算 -32768 +32767 符號(hào)標(biāo)志符號(hào)標(biāo)志S（Sign Flag） 結(jié)果的最

33、高位（結(jié)果的最高位（D15或或D7）為）為1，則，則S=1，否則，否則 S=0。 零標(biāo)志零標(biāo)志Z（Zero Flag） 若運(yùn)算的結(jié)果為若運(yùn)算的結(jié)果為0，則，則Z=1，否則，否則Z=0。 奇偶標(biāo)志奇偶標(biāo)志P（Parity Flag） 若結(jié)果中若結(jié)果中1的個(gè)數(shù)為偶數(shù)，則的個(gè)數(shù)為偶數(shù)，則P=1，否則，否則，P=0。 輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志A（Auxitiary Flag） 在字節(jié)操作時(shí)，由低半字節(jié)在字節(jié)操作時(shí)，由低半字節(jié)(第第3位位)向高半字節(jié)，向高半字節(jié)， 字操作時(shí)低字節(jié)向高字節(jié)有進(jìn)位或借位，則字操作時(shí)低字節(jié)向高字節(jié)有進(jìn)位或借位，則A=1，否則，否則A=0。 方向方向 標(biāo)志（標(biāo)志（Directi

34、on Flag） D=1 ，串操作時(shí)地址自動(dòng)減量，串操作時(shí)地址自動(dòng)減量，D=0，串操作時(shí)地址自，串操作時(shí)地址自 動(dòng)增量。動(dòng)增量。 中斷允許標(biāo)志（中斷允許標(biāo)志（Interruptenable Flag） I=1，則允許，則允許CPU接收外部的中斷請(qǐng)求，接收外部的中斷請(qǐng)求， I=0，則屏蔽外部中斷請(qǐng)求。，則屏蔽外部中斷請(qǐng)求。 追蹤標(biāo)志（追蹤標(biāo)志（Trace Flag） T=1，使處理進(jìn)入單步方式，以便于調(diào)試。，使處理進(jìn)入單步方式，以便于調(diào)試。狀狀態(tài)態(tài)標(biāo)標(biāo)志志控控制制標(biāo)標(biāo)志志例：兩個(gè)帶符號(hào)數(shù)例：兩個(gè)帶符號(hào)數(shù) 64 h , 64 h 相加。相加。 0 1 1 0 0 1 0 0 + 0 1 1 0 0

35、 1 0 0 1 1 0 0 1 0 0 0 O=1（運(yùn)算結(jié)果超過(guò)（運(yùn)算結(jié)果超過(guò)127）；）； S=1 ； Z=0 ； A=0 ； P=0 ； C=0 。 O D I T S Z A P C 算術(shù)邏輯單元算術(shù)邏輯單元 負(fù)責(zé)各種算術(shù)和邏輯運(yùn)算負(fù)責(zé)各種算術(shù)和邏輯運(yùn)算。 地址加法器地址加法器 將左移將左移 4 位的段寄存器的內(nèi)容與偏移地址相加，形成位的段寄存器的內(nèi)容與偏移地址相加，形成 20 位的物理地址，位的物理地址，以便對(duì)以便對(duì) 1 兆空間的存儲(chǔ)器尋址。兆空間的存儲(chǔ)器尋址。 指令隊(duì)列指令隊(duì)列 指令隊(duì)列中包含若干個(gè)（指令隊(duì)列中包含若干個(gè)（80866個(gè)，個(gè)，80884個(gè)）個(gè)）8 位寄存器，用于順位寄

36、存器，用于順序存放從存儲(chǔ)器中取出的指令，供執(zhí)行單元執(zhí)行。序存放從存儲(chǔ)器中取出的指令，供執(zhí)行單元執(zhí)行。 輸入輸入/ /輸出控制電路輸出控制電路 提供系統(tǒng)總線的控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)、地址和狀態(tài)信息的分時(shí)傳送。提供系統(tǒng)總線的控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)、地址和狀態(tài)信息的分時(shí)傳送。 執(zhí)行單元控制電路執(zhí)行單元控制電路 是控制、定時(shí)與狀態(tài)邏輯電路。用于控制執(zhí)行單元中各部件按制定的要是控制、定時(shí)與狀態(tài)邏輯電路。用于控制執(zhí)行單元中各部件按制定的要求協(xié)調(diào)工作。求協(xié)調(diào)工作。二、二、 功能結(jié)構(gòu)功能結(jié)構(gòu) 80888088從功能上來(lái)說(shuō)分成兩大部分，總線接口單元從功能上來(lái)說(shuō)分成兩大部分，總線接口單元 BIUBIU（Bus Inter

37、face Bus Interface Unit)Unit)和執(zhí)行單元和執(zhí)行單元 EUEU（Execution Unit).Execution Unit). BIU: BIU:負(fù)責(zé)與存儲(chǔ)器接口，即負(fù)責(zé)與存儲(chǔ)器接口，即80888088與存儲(chǔ)器之間的信息傳送，都是由與存儲(chǔ)器之間的信息傳送，都是由BIUBIU負(fù)責(zé)負(fù)責(zé)進(jìn)行的進(jìn)行的, , 即：即： (1) BIU(1) BIU從內(nèi)存的指定部分取出指令，送至指令隊(duì)列排隊(duì)。從內(nèi)存的指定部分取出指令，送至指令隊(duì)列排隊(duì)。 (2) (2) 從內(nèi)存的指定部分取出執(zhí)行指令時(shí)所需的操作數(shù)，送至從內(nèi)存的指定部分取出執(zhí)行指令時(shí)所需的操作數(shù)，送至EUEU部分。部分。 EU:

38、EU: 負(fù)責(zé)指令的執(zhí)行。負(fù)責(zé)指令的執(zhí)行。 特點(diǎn)：特點(diǎn)： 將將CPUCPU分為兩個(gè)單元，可以使取指令和執(zhí)行指令同時(shí)進(jìn)行，減少了分為兩個(gè)單元，可以使取指令和執(zhí)行指令同時(shí)進(jìn)行，減少了 CPUCPU為取指令而等待的時(shí)間，從而提高了為取指令而等待的時(shí)間，從而提高了CPUCPU的利用率，提高了系統(tǒng)的利用率，提高了系統(tǒng) 的運(yùn)行速度。的運(yùn)行速度。 三、存儲(chǔ)器組織三、存儲(chǔ)器組織1. 存儲(chǔ)器分段存儲(chǔ)器分段 8088有有20條地址線，它的直接尋址能力為條地址線，它的直接尋址能力為 220=1M，所以在一個(gè)，所以在一個(gè)8088組成的系統(tǒng)組成的系統(tǒng)中，可以有多達(dá)中，可以有多達(dá)1M字節(jié)的存儲(chǔ)器，這字節(jié)的存儲(chǔ)器，這1M字節(jié)

39、在邏輯上可以組成一個(gè)線性矩陣，地址字節(jié)在邏輯上可以組成一個(gè)線性矩陣，地址從從00000到到FFFFF。給定一個(gè)。給定一個(gè)20位的地址，就可以從中取出所需的指令和數(shù)據(jù)。位的地址，就可以從中取出所需的指令和數(shù)據(jù)。 在在8088內(nèi)部，內(nèi)部，ALU 能進(jìn)行能進(jìn)行16位的運(yùn)算，有關(guān)地址寄存器如：位的運(yùn)算，有關(guān)地址寄存器如：IP、SP、BX、BP、SI、DI等都是等都是16位的，因而對(duì)地址的運(yùn)算也只能是位的，因而對(duì)地址的運(yùn)算也只能是16位。其尋址的范圍最多是位。其尋址的范圍最多是216=64K。 在在8088中怎樣形成這中怎樣形成這20位的地址呢？位的地址呢？分段！分段！ 將內(nèi)存的將內(nèi)存的1M字節(jié)以字節(jié)以

40、64K為范圍，分成若干段；在為范圍，分成若干段；在8088中設(shè)置中設(shè)置4個(gè)段寄存器個(gè)段寄存器CS、DS、SS、ES，在尋址一個(gè)具體的內(nèi)存單元（物理地址）時(shí)，由一個(gè)段寄存器中保存，在尋址一個(gè)具體的內(nèi)存單元（物理地址）時(shí)，由一個(gè)段寄存器中保存的的16位基地址，加上由位基地址，加上由IP（或（或SP，或，或BP，或，或BX，或，或SI，或，或DI）中保存的、可由）中保存的、可由CPU處理的處理的16位偏移量，來(lái)形成位偏移量，來(lái)形成20位的物理地址。位的物理地址。 在形成物理地址時(shí)，地址加法器將段寄存器中的在形成物理地址時(shí)，地址加法器將段寄存器中的16位數(shù)左移位數(shù)左移4位，然后與位，然后與16位偏位偏移地址相加，形成移地址相加，形成20位的物理地址