1、1VHDL設(shè)計初步設(shè)計初步VHDL語言的基本結(jié)構(gòu)語言的基本結(jié)構(gòu)2VHDL設(shè)計方法設(shè)計方法 VHDL概述 VHDL的設(shè)計單元 VHDL的基本語法結(jié)構(gòu)3VHDL 概述概述VHSIC - Very High Speed Integrated CircuitHardwareDescriptionLanguage4VHDL歷史歷史19821982年，誕生于美國國防部贊助的年，誕生于美國國防部贊助的VHSICVHSIC項目項目19871987年，年，VHDLVHDL被被IEEEIEEE和美國國防部確認(rèn)為標(biāo)和美國國防部確認(rèn)為標(biāo) 準(zhǔn)硬件描述語言，即準(zhǔn)硬件描述語言，即IEEE-1076IEEE-1076（簡稱簡

2、稱8787版版) ) 19931993年，年，IEEEIEEE對對VHDLVHDL進(jìn)行了修訂，公布了新版進(jìn)行了修訂，公布了新版 本的本的VHDLVHDL，即即IEEEIEEE標(biāo)準(zhǔn)的標(biāo)準(zhǔn)的1076-19931076-1993（11641164） 版本版本 19961996年，年，IEEE-1076.3IEEE-1076.3成為成為VHDLVHDL綜合標(biāo)準(zhǔn)綜合標(biāo)準(zhǔn)5VHDL特點(diǎn)特點(diǎn)67VHDL的設(shè)計單元的設(shè)計單元 VHDL語言的基本結(jié)構(gòu)：語言的基本結(jié)構(gòu)： 實體實體（EntityEntity） 結(jié)構(gòu)體結(jié)構(gòu)體（ArchitectureArchitecture） 配置配置（ConfigurationCo

3、nfiguration） 庫庫（LibraryLibrary）、）、程序包程序包（PackagePackage）8 庫、程序包庫、程序包 實體（實體（Entity） 結(jié)構(gòu)體結(jié)構(gòu)體 （Architecture） 進(jìn)程進(jìn)程 或其它并行結(jié)構(gòu)或其它并行結(jié)構(gòu) 配置（配置（Configuration）9VHDL的設(shè)計單元的設(shè)計單元 Entity（實體）實體） 用來說明模型的外部輸入和輸出特征用來說明模型的外部輸入和輸出特征 Architecture（構(gòu)造體）（構(gòu)造體） 用來定義模型的內(nèi)容和功能用來定義模型的內(nèi)容和功能 特點(diǎn)：特點(diǎn)： 每一個構(gòu)造體必須有一個實體與它相對應(yīng)，每一個構(gòu)造體必須有一個實體與它相對應(yīng)

4、，所以兩者一般成對出現(xiàn)。所以兩者一般成對出現(xiàn)。10Entity（實體）（實體） 類似一個類似一個“黑盒黑盒”，實體描述了，實體描述了“黑盒黑盒”的輸入輸出口。的輸入輸出口。1112實體的語法實體的語法 ENTITY 實體名 IS Generic Declarations；（類屬說明） Port Declarations；（端口說明） END 實體名; （1076-1987 version） END ENTITY 實體名 ; （1076-1993 version）879313Generic（類屬說明）（類屬說明） 類屬說明語句：類屬說明語句： 是從實體外部獲得一些參數(shù)，以便改變此實是從實體外部獲

5、得一些參數(shù)，以便改變此實體的內(nèi)部電路結(jié)構(gòu)和規(guī)模（如數(shù)據(jù)線的位數(shù)、體的內(nèi)部電路結(jié)構(gòu)和規(guī)模（如數(shù)據(jù)線的位數(shù)、加法器的位數(shù)）加法器的位數(shù)）14Generic（類屬說明）（類屬說明） 功能：功能： 實體端口大?。ü苣_數(shù)量）；實體端口大?。ü苣_數(shù)量）； 設(shè)計實體的物理特性設(shè)計實體的物理特性 （時鐘信號延（時鐘信號延遲，脈沖寬度）；遲，脈沖寬度）； 總線寬度；總線寬度； 元件例化的數(shù)量（拷貝數(shù)量）元件例化的數(shù)量（拷貝數(shù)量）15（端口說明）（端口說明） 端口說明語句：端口說明語句： 確定實體的輸入、輸出端口的數(shù)目和類型確定實體的輸入、輸出端口的數(shù)目和類型 類似于器件的管腳，主要用于信號的傳輸類似于器件的管腳

6、，主要用于信號的傳輸。 （ 端口名稱1，端口名稱N：端口模式 數(shù)據(jù)類型； 端口名稱2，端口名稱M：端口模式 數(shù)據(jù)類型； 端口名稱N，端口名稱V：端口模式 數(shù)據(jù)類型 ）；16端口模式端口模式Entity17OUT與與BUFFER的區(qū)別的區(qū)別18二選一數(shù)據(jù)選擇器二選一數(shù)據(jù)選擇器 ENTITY mux21 IS PORT(a，b，s： IN BIT； y： OUT BIT)； END mux21；19練習(xí)一練習(xí)一my_designd11:0oeclkad11:0a11:0intas20my_designd11:0oeclkad11:0a11:0intas21Architecture（構(gòu)造體）（構(gòu)造體

7、）22Input 1Input nOutput 1Output n構(gòu)造體構(gòu)造體23構(gòu)造體的語法構(gòu)造體的語法 注注：同一實體的結(jié)構(gòu)體不能同名。定義語句中：同一實體的結(jié)構(gòu)體不能同名。定義語句中 的常數(shù)、信號不能與實體中的端口同名。的常數(shù)、信號不能與實體中的端口同名。ArchitectureArchitecture 結(jié)構(gòu)體名 ofof 實體名 ISIS 說明語句；BeginBegin 并行處理（功能描述）語句；EndEnd architecture 結(jié)構(gòu)體名；24說明語句和功能描述語句說明語句和功能描述語句 說明語句：說明語句： 對結(jié)構(gòu)體中的數(shù)據(jù)類型、常數(shù)、信號、子程對結(jié)構(gòu)體中的數(shù)據(jù)類型、常數(shù)、信號

8、、子程序等元素的序等元素的說明說明部分。并不是必須的。部分。并不是必須的。 功能描述語句：功能描述語句： 是必須有的！是對實體功能的描述。以各種是必須有的！是對實體功能的描述。以各種不同的描述風(fēng)格描述系統(tǒng)的邏輯功能實現(xiàn)的不同的描述風(fēng)格描述系統(tǒng)的邏輯功能實現(xiàn)的部分。部分。2526實體與結(jié)構(gòu)體的關(guān)系實體與結(jié)構(gòu)體的關(guān)系 一個設(shè)計實體可有多個結(jié)構(gòu)體，代表實體的多一個設(shè)計實體可有多個結(jié)構(gòu)體，代表實體的多種實現(xiàn)方式。各個結(jié)構(gòu)體的地位相同。種實現(xiàn)方式。各個結(jié)構(gòu)體的地位相同。設(shè)計實體結(jié)構(gòu)體1結(jié)構(gòu)體2結(jié)構(gòu)體3結(jié)構(gòu)體n。27Configuration（配置）（配置） 配置：配置： 把特定的結(jié)構(gòu)體指定給一個確定的實

9、體把特定的結(jié)構(gòu)體指定給一個確定的實體ConfigrationConfigration 配置配置名名 ofof 實體名實體名 ISIS forfor 選選配配結(jié)構(gòu)體名結(jié)構(gòu)體名 end for end for End End 配置配置名名；28Library庫庫 、 Package程序包程序包 Package程序包：程序包： 方便公共信息、資源的訪問和共享，將已定義的常數(shù)、數(shù)據(jù)類型、元件調(diào)用說明、子程序放到一個集合，以供多個設(shè)計者使用。 Library庫庫 ： 多個程序包可以構(gòu)成庫29Library庫庫 STD庫： 包含了兩個程序包STANDARD和和TEXTIO； WORK庫： 是用戶的現(xiàn)行工作

10、庫 VITAL庫： 包括預(yù)定義的時序程序包和基本元件程序包，可以提高VHDL門極時序模擬的精度。30Library庫庫 IEEE庫：庫： 最常見的庫，包含有最常見的庫，包含有IEEE標(biāo)準(zhǔn)的程序包和標(biāo)準(zhǔn)的程序包和其他一些支持工業(yè)標(biāo)準(zhǔn)的程序包。其他一些支持工業(yè)標(biāo)準(zhǔn)的程序包。 主要包括主要包括STD_LOGIC_1164、NUMERIC_BIT、NUMERIC_STD等程序包。等程序包。 非非IEEE標(biāo)準(zhǔn)如標(biāo)準(zhǔn)如STD_LOGIC_ARITH等程序包等程序包31Package程序包程序包USE 庫名.程序包名.項目名；USE 庫名.程序包名.ALL；LIBRARY 庫名； LIBRARY IEEE；

11、 USE IEEE.STD_LOGIC_1164.ALL；32程序包：程序包：STANDARD 定義了若干類型、子類型和函數(shù)。定義了若干類型、子類型和函數(shù)。 在所有設(shè)計單元的開頭，已經(jīng)隱含了在所有設(shè)計單元的開頭，已經(jīng)隱含了LIBRARY子句和子句和USE子句；子句； LIBRARY WORK，STD； USE STD.STANDARD.ALL；33程序包：程序包：STD_LOGIC_1164 該程序包所定義的數(shù)據(jù)類型有： Std_ulogic；Std_ULogic_Vector； Std_Logic；Std_Logic_Vector； 特點(diǎn)： 不能直接訪問，必須加下面的語句： LIBRARY

12、IEEE； USE IEEE.STD_LOGIC_1164.ALL；34 庫、程序包庫、程序包 實體（實體（Entity） 結(jié)構(gòu)體結(jié)構(gòu)體 （Architecture） 進(jìn)程進(jìn)程 或其它并行結(jié)構(gòu)或其它并行結(jié)構(gòu) 配置（配置（Configuration）35基本語句基本語句簡單信號賦值語句：簡單信號賦值語句：賦值目標(biāo)賦值目標(biāo)=表達(dá)式；表達(dá)式；變量的賦值：變量的賦值：是一種理想化的數(shù)據(jù)傳輸，是瞬時的，是一種理想化的數(shù)據(jù)傳輸，是瞬時的，不存在延時行為不存在延時行為：目標(biāo)變量名目標(biāo)變量名 ：=表達(dá)式；表達(dá)式；36二選一數(shù)據(jù)選擇器的結(jié)構(gòu)二選一數(shù)據(jù)選擇器的結(jié)構(gòu)37 ENTITY mux21 IS PORT(a

13、，b，s：IN BIT； y： OUT BIT)； END mux21； ARCHITECTURE one OF mux21 IS SIGNAL d, e:BIT; BEGIN d = a AND(NOT s); e = b AND s; y = d OR e; END ARCHITECTURE one；結(jié)構(gòu)體結(jié)構(gòu)體3839404142434445VHDL設(shè)計初步設(shè)計初步VHDL語言的基本語句語言的基本語句46基本語句基本語句 條件條件信號信號賦值語句賦值語句：條件信號賦值語句的格式為（可以不在進(jìn)程里使用?。?目標(biāo)信號目標(biāo)信號 = 表達(dá)式表達(dá)式1 WHEN 條件條件1 ELSE 表達(dá)式表達(dá)式2

14、 WHEN 條件條件2 ELSE 表達(dá)式表達(dá)式n； 47 ENTITY mux21 IS PORT(a，b，s：IN BIT； y： OUT BIT)； END mux21； ARCHITECTURE one OF mux21 IS y = a WHEN s=0 ELSE b; END ARCHITECTURE one；二選一數(shù)據(jù)選擇器二選一數(shù)據(jù)選擇器48 49基本語句基本語句 進(jìn)程（進(jìn)程（Process）語句：）語句： 進(jìn)程語句本身是并行語句，但是進(jìn)程語句內(nèi)進(jìn)程語句本身是并行語句，但是進(jìn)程語句內(nèi)部是由順序語句組成的。部是由順序語句組成的。標(biāo)記：標(biāo)記： process ( 敏感信號表敏感信號表

15、)IS 進(jìn)程說明項進(jìn)程說明項 begin 順序描述語句順序描述語句 end process 標(biāo)記標(biāo)記；50進(jìn)程（進(jìn)程（Process）語句）語句 敏感信號表：敏感信號表： 進(jìn)程內(nèi)要讀取的所有敏感信號（包括端進(jìn)程內(nèi)要讀取的所有敏感信號（包括端口）的列表。每一個敏感信號的變化，口）的列表。每一個敏感信號的變化，都將啟動進(jìn)程。都將啟動進(jìn)程。 敏感信號表中必須是敏感信號表中必須是信號信號，而不能是，而不能是變量變量。 Process51進(jìn)程語句進(jìn)程語句52進(jìn)程語句的特點(diǎn)進(jìn)程語句的特點(diǎn) 進(jìn)程內(nèi)部是進(jìn)程內(nèi)部是順序順序語句語句53進(jìn)程（進(jìn)程（Process）語句）語句 進(jìn)程的說明部分：進(jìn)程的說明部分： 主要

16、定義些局部量，可以包括數(shù)據(jù)類型、常主要定義些局部量，可以包括數(shù)據(jù)類型、常數(shù)、數(shù)、變量變量、屬性、子程序等。、屬性、子程序等。 在進(jìn)程的說明部分在進(jìn)程的說明部分不允許定義信號不允許定義信號和共享變和共享變量。量。54進(jìn)程要點(diǎn)進(jìn)程要點(diǎn) PROCESS（進(jìn)程）為一無限循環(huán)語句（進(jìn)程）為一無限循環(huán)語句 PROCESS（進(jìn)程）中的順序語句具有明（進(jìn)程）中的順序語句具有明顯的順序顯的順序/并行運(yùn)行雙重性并行運(yùn)行雙重性 進(jìn)程必須由進(jìn)程必須由敏感信號敏感信號的變化來啟動！的變化來啟動！ 進(jìn)程語句本身是并行語句進(jìn)程語句本身是并行語句55敏感表舉例敏感表舉例56敏感表舉例敏感表舉例57If 語句語句（完整（完整-

17、組合電路）組合電路） if 條件條件 then 順序處理語句；順序處理語句； else 順序處理語句；順序處理語句； end if ；58 ENTITY mux21 IS PORT(a，b，s：IN BIT； y： OUT BIT)； END mux21； ARCHITECTURE one OF mux21 IS y = a WHEN s=0 ELSE b; END ARCHITECTURE one；二選一數(shù)據(jù)選擇器二選一數(shù)據(jù)選擇器 條件信號賦值語句條件信號賦值語句If 語句？語句？59If 語句都在進(jìn)程里使用！語句都在進(jìn)程里使用！60 ENTITY mux21 IS PORT(a，b，s：I

18、N BIT； y： OUT BIT)； END mux21； ARCHITECTURE one OF mux21 IS PROCESS (a, b, s) BEGIN IF s = 0 THEN y = a ； ELSE y 順序處理語句；順序處理語句； when 分支分支條件條件 = 順序處理語句；順序處理語句； when 分支分支條件條件 = 順序處理語句；順序處理語句； end case；62Case 語句語句其中的分支條件可有以下的形式：其中的分支條件可有以下的形式： when 值值 = = 順序處理語句；順序處理語句； when 值值 to 值值 = = 順序處理語句；順序處理語句； when 值值| |值值| |值值|值值 = = 順序處理語句；順序處理語句；以上三種方式的混合；以上三種方式的混合； when others = = 順序處理語句；順序處理語句；63Case 語句使用注意語句使用注意 分支條件的值必須在表達(dá)式的取值范圍內(nèi)分支條件的值必須在表達(dá)式的取值范圍內(nèi) 兩個分支條件不能重疊兩個分支條件不能重疊 CASE語句執(zhí)行時必須選中，且只能選中一個分支條件。語句執(zhí)行時必須選中，且只能選中一個分支條件。 如果沒有如果沒有others分支條件分支條件存在，則分支條件必須覆