1、1微型計(jì)算機(jī)原理及其應(yīng)用微型計(jì)算機(jī)原理及其應(yīng)用第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口2第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 SRAM芯片芯片HM6116 6116芯片的容量為芯片的容量為2 K8 bit，有有2048個(gè)存儲(chǔ)單元，需個(gè)存儲(chǔ)單元，需11根地址線，根地址線，7根用于行地址譯碼輸入，根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制根用于列譯碼地址輸入，每條列線控制8位，從而位，從而形成了形成了128128個(gè)存儲(chǔ)陣列，即個(gè)存儲(chǔ)陣列，即16 384個(gè)存儲(chǔ)體。個(gè)存儲(chǔ)體。6116的控制線有三條，的控制線有三條，片選片選CS、輸出允

2、許輸出允許OE和讀寫控制和讀寫控制WE。A71A62A53A44A35A26A17A08D09D110D211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3行譯碼128128存儲(chǔ)矩陣A10A4列I/O列譯碼輸入數(shù)據(jù)控制邏輯D7D0CSWEOEA3A03第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 SRAM芯片芯片HM6116 Intel 6116存儲(chǔ)器芯片的工作過程如下：存儲(chǔ)器芯片的工作過程如下： 讀出時(shí)，地址輸入線讀出時(shí)，地址輸入線A10A0送來的地址信號(hào)經(jīng)地址譯碼送來的地址信號(hào)經(jīng)地址譯碼

3、器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有其中有8個(gè)存儲(chǔ)位個(gè)存儲(chǔ)位)，由，由CS、OE、WE構(gòu)成讀出邏輯構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，打開右面的打開右面的8個(gè)三態(tài)門，被選中單元的個(gè)三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)位數(shù)據(jù)經(jīng)I/O電電路和三態(tài)門送到路和三態(tài)門送到D7D0輸出。寫入時(shí)，地址選中某一存儲(chǔ)單元的輸出。寫入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過這時(shí)方法和讀出時(shí)相同，不過這時(shí)CS=0，OE=1，WE=0，打開左邊打開左邊的三態(tài)門，從的三態(tài)門，從D7D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路端輸入的數(shù)據(jù)經(jīng)三態(tài)

4、門和輸入數(shù)據(jù)控制電路送到送到I/O電路，從而寫到存儲(chǔ)單元的電路，從而寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)沒有讀寫操個(gè)存儲(chǔ)位中。當(dāng)沒有讀寫操作時(shí)，作時(shí)，CS=1，即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線“脫離脫離”。6116的存取時(shí)間的存取時(shí)間在在85150 ns之間。之間。4第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 DRAM芯片芯片2164A7A0RASCASDINDOUTWE12345678NCDINWERASA0A2A1VDD161514131211

5、109A7A5A4A3A6DOUTCASVSSCASRASWEA7A0VDDVSS地址輸入列地址選通行地址選通寫允許5V地5第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 DRAM芯片芯片2164 DRAM芯片芯片2164A的容量為的容量為64 K1 bit，即片內(nèi)即片內(nèi)有有65 536個(gè)存儲(chǔ)單元，每個(gè)單元只有個(gè)存儲(chǔ)單元，每個(gè)單元只有1位數(shù)據(jù)，用位數(shù)據(jù)，用8片片2164A才能構(gòu)成才能構(gòu)成64 KB的存儲(chǔ)器。若想在的存儲(chǔ)器。若想在2164A芯片內(nèi)芯片內(nèi)尋址尋址64 K個(gè)單元，必須用個(gè)單元，必須用16條地址線。但為減少地址線引條地址線。但為減少地址線引腳數(shù)目，

6、地址線又分為行地址線和列地址線，而且分時(shí)工作，腳數(shù)目，地址線又分為行地址線和列地址線，而且分時(shí)工作，這樣這樣DRAM對(duì)外部只需引出對(duì)外部只需引出8條地址線。芯片內(nèi)部有地址鎖條地址線。芯片內(nèi)部有地址鎖存器，利用多路開關(guān)，由行地址選通信號(hào)存器，利用多路開關(guān)，由行地址選通信號(hào)RAS(Row Address Strobe)，把先送來的把先送來的8位地址送至行地址鎖存器，位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)由隨后出現(xiàn)的列地址選通信號(hào)CAS(Column Address Strobe)把后送來的把后送來的8位地址送至列地址鎖存器，這位地址送至列地址鎖存器，這8條地址條地址線也用手刷新，刷新時(shí)

7、一次選中一行，線也用手刷新，刷新時(shí)一次選中一行，2 ms內(nèi)全部刷新一內(nèi)全部刷新一次。次。Intel 2164A的內(nèi)部結(jié)構(gòu)示意圖如圖所示。的內(nèi)部結(jié)構(gòu)示意圖如圖所示。6第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 DRAM芯片芯片2164128128存儲(chǔ)矩陣1/128行譯碼器128128存儲(chǔ)矩陣128讀出放大器1/128列譯碼128讀出放大器128128存儲(chǔ)矩陣1/128行譯碼器128128存儲(chǔ)矩陣128讀出放大器1/128列譯碼128讀出放大器A0A1A2A3A4A5A6A78位地址鎖存器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí) 鐘緩沖器RASCASWEDIN數(shù)據(jù)

8、輸入緩 沖 器1/4I/O門輸 出緩沖器DOUTVDDVSS7第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 DRAM芯片芯片2164 圖中圖中64 K存儲(chǔ)體由存儲(chǔ)體由4個(gè)個(gè)128128的存儲(chǔ)矩陣組成，每個(gè)的存儲(chǔ)矩陣組成，每個(gè)128128的存儲(chǔ)矩陣，由的存儲(chǔ)矩陣，由7條行地址線和條行地址線和7條列地址線進(jìn)行選條列地址線進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和行和128列。鎖存列。鎖存在行地址鎖存器中的七位行地址在行地址鎖存器中的七位行地址RA6RA0同時(shí)加到同時(shí)加到4個(gè)存儲(chǔ)矩陣個(gè)存儲(chǔ)矩陣上，在每個(gè)存儲(chǔ)矩陣中都

9、選中一行，則共有上，在每個(gè)存儲(chǔ)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路可被個(gè)存儲(chǔ)電路可被選中，它們存放的信息被選通至選中，它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過鑒別后個(gè)讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址鎖存或重寫。鎖存在列地址鎖存器中的七位列地址CA6CA0(相相當(dāng)于地址總線的當(dāng)于地址總線的A14A8)，在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)過過4選選1的的I/O門控電路門控電路(由由RA7、CA7控制控制)選中一個(gè)單元，對(duì)該選中一個(gè)單元，對(duì)該單元進(jìn)行讀寫。單元進(jìn)行讀寫。2164A數(shù)據(jù)的讀出和寫入是分開的，由數(shù)據(jù)的讀出和寫入是分

10、開的，由WE信號(hào)信號(hào)控制讀寫。當(dāng)控制讀寫。當(dāng)WE為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在三態(tài)輸出緩沖器在DOUT腳讀出。而腳讀出。而WE當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫入，入，DIN引腳上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫入。引腳上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫入。2164A沒有片選信號(hào)，實(shí)際上用行選沒有片選信號(hào)，實(shí)際上用行選RAS、列選列選CAS信號(hào)作為信號(hào)作為片選信號(hào)。片選信號(hào)。8第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 EPROM芯片芯片2732A 4K8位存取時(shí)間為存

11、取時(shí)間為200ns、250ns； （1）引腳功能：引腳功能：24腳，圖腳，圖5-12（a）地址線：地址線：12條，條，A11A0數(shù)據(jù)線：數(shù)據(jù)線：8條，條，O7O0控制線：控制線：2條，條，-CE（片選）片選）-OE：輸出允許（復(fù)用）輸出允許（復(fù)用）電氣引腳：電氣引腳：3條，條，Vcc（+5V），），GND（地）地） Vpp（+21V），），編程高壓，與編程高壓，與-OE引腳復(fù)用。引腳復(fù)用。9第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 EPROM芯片芯片2732A（1）讀方式：）讀方式： 當(dāng)?shù)刂酚行Ш螅?dāng)?shù)刂酚行Ш螅?CE和和-OE同時(shí)有效，讀同時(shí)有效，

12、讀（2）待用方式：）待用方式： -CE無效時(shí)，保持狀態(tài)，輸出高阻，無效時(shí)，保持狀態(tài)，輸出高阻，-OE不起作用，自動(dòng)不起作用，自動(dòng)進(jìn)入低功耗（進(jìn)入低功耗（125mA降到降到35mA）（3）編程方式：編程方式：-OE/Vpp引腳加引腳加21V高壓時(shí)，進(jìn)入編程方式。高壓時(shí)，進(jìn)入編程方式。 編程地址送地址引腳，數(shù)據(jù)引腳輸入編程地址送地址引腳，數(shù)據(jù)引腳輸入8位編程數(shù)據(jù)，地址位編程數(shù)據(jù)，地址和數(shù)據(jù)穩(wěn)定后，和數(shù)據(jù)穩(wěn)定后，-CE端加端加1個(gè)低有效的個(gè)低有效的50ms55ms編程脈沖編程脈沖（直流信號(hào)不起作用），寫入（直流信號(hào)不起作用），寫入1個(gè)單元。然后可換地址、數(shù)據(jù)寫個(gè)單元。然后可換地址、數(shù)據(jù)寫第第2個(gè)單元

13、。個(gè)單元。10第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 EPROM芯片芯片2732A（4）編程禁止方式：）編程禁止方式： -OE/Vpp加加21V高壓，高壓，-CE加高電平，禁止編程，輸出高加高電平，禁止編程，輸出高阻。阻。（5）輸出禁止方式：）輸出禁止方式： -CE有效，有效，-OE加高電平，禁止輸出，數(shù)據(jù)線高阻。加高電平，禁止輸出，數(shù)據(jù)線高阻。（6）Intel標(biāo)識(shí)符方式：標(biāo)識(shí)符方式： A9引腳加高壓，引腳加高壓，-CE、-OE有效時(shí)，可從數(shù)據(jù)線上讀出制有效時(shí)，可從數(shù)據(jù)線上讀出制造廠和器件類型的編碼。造廠和器件類型的編碼。11第五章：存儲(chǔ)器及其接口

14、第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 例：有一個(gè)例：有一個(gè)8086CPU與半導(dǎo)體芯片的接口如圖所示，其中存儲(chǔ)器芯與半導(dǎo)體芯片的接口如圖所示，其中存儲(chǔ)器芯片片#1#8為為SRAM芯片芯片6116(2KB)；#9#16為為EPROM芯片芯片2732(4KB)。試分析該接口電路的工作特性，計(jì)算試分析該接口電路的工作特性，計(jì)算RAM區(qū)和區(qū)和ROM區(qū)區(qū)的地址范圍的地址范圍(內(nèi)存為字節(jié)編址內(nèi)存為字節(jié)編址)。12第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 （1）奇偶體的分配：）奇偶體的分配： 單號(hào)為偶體（由單號(hào)為偶體（由A0=0選擇，接選擇

15、，接D7D0），），雙號(hào)為奇體（由雙號(hào)為奇體（由BHE選擇選擇*，接，接D15D8）；（）；（8086要求）要求） 13第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 （2）地址鎖存器的實(shí)現(xiàn)：）地址鎖存器的實(shí)現(xiàn)：3片片74LS373對(duì)雙重總線上的對(duì)雙重總線上的20位地址和位地址和BHE*信號(hào)進(jìn)行鎖存。信號(hào)進(jìn)行鎖存。 373的的G接接CPU的的ALE，下降沿鎖存下降沿鎖存T1時(shí)刻發(fā)出的時(shí)刻發(fā)出的20位地址和位地址和BHE*信號(hào)信號(hào) 373的的OE*接地，始終輸出接地，始終輸出14第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片

16、舉例 （3）數(shù)據(jù)收發(fā)器的實(shí)現(xiàn)：）數(shù)據(jù)收發(fā)器的實(shí)現(xiàn)：2片片74LS245對(duì)雙重總線上的對(duì)雙重總線上的16位數(shù)據(jù)進(jìn)行驅(qū)動(dòng)。位數(shù)據(jù)進(jìn)行驅(qū)動(dòng)。245的使能端的使能端G*接接CPU的的DEN*，=0時(shí)表示數(shù)據(jù)允許時(shí)表示數(shù)據(jù)允許245的方向端的方向端DIR接接CPU的的DT/R*，=1表示表示AB；=0，表示表示BA15第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 地址范圍（以#1為例）0 0 0A14 A13 A12 C B A1111111111100000000000A11A100A0A15A19A1616第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)

17、體芯片舉例典型的半導(dǎo)體芯片舉例 地址范圍（以#2為例）0 0 0A14 A13 A12 C B A1111111111100000000000A11A110A0A15A19A1617第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例其它芯片地址范圍計(jì)算過程同上。其它芯片地址范圍計(jì)算過程同上。#3#3、#5#5、#7#7由由#17#17分析；分析； #4 #4、#6#6、#8#8由由#18#18分析。則可得各芯片地址范圍為：分析。則可得各芯片地址范圍為：#1#1：0000000000H H0000FFFHFFFH中的偶地址區(qū)中的偶地址區(qū)#2#2：00000000

18、00H H0000FFFHFFFH中的奇地址區(qū)中的奇地址區(qū) #3#3：0100001000H H0 01FFFH1FFFH中的偶地址區(qū)；中的偶地址區(qū)；#4#4：0100001000H H0 01FFFH1FFFH中的奇地址區(qū)；中的奇地址區(qū)；#5#5：02000H02000H0202FFFHFFFH中的偶地址區(qū)；中的偶地址區(qū)；#6#6：02000H02000H0202FFFHFFFH中的奇地址區(qū)；中的奇地址區(qū)； #7#7：0300003000H H0303FFFHFFFH中的偶地址區(qū)：中的偶地址區(qū)： #8#8：0300003000H H0303FFFHFFFH中的奇地址區(qū)；中的奇地址區(qū)；18第五

19、章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例 由由1片片74LS138（#19）實(shí)現(xiàn)。譯碼特點(diǎn)：全譯碼，片內(nèi)地址線為實(shí)現(xiàn)。譯碼特點(diǎn)：全譯碼，片內(nèi)地址線為12位位A11A0，片外地址為片外地址為8為為A19A12。地址范圍（以#9為例）1 1 1A15 A14 A13 C B A1111111111100000000000A12A101 1 1 1A0A19A1619第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例地址范圍（以#10為例）1 1 1A15 A14 A13 C B A1111111111100000000000

20、A12A111 1 1 1A0A19A1620第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口典型的半導(dǎo)體芯片舉例典型的半導(dǎo)體芯片舉例其它芯片地址范圍計(jì)算過程同上。則可得各芯片地址范圍為：其它芯片地址范圍計(jì)算過程同上。則可得各芯片地址范圍為：#9 #9 ： FE000HFE000HFFFFFHFFFFFH中的偶地址區(qū)中的偶地址區(qū)#10#10： FE000HFE000HFFFFFHFFFFFH中的奇地址區(qū)中的奇地址區(qū) #11#11： FC000HFC000HFDFFFHFDFFFH中的偶地址區(qū)；中的偶地址區(qū)；#12#12： FC000HFC000HFDFFFHFDFFFH中的奇地址區(qū)；中的奇地址區(qū)；#13#13： FA000HFA000HFBFFFHFBFFFH中的偶地址區(qū)；中的偶地址區(qū)；#14#14： FA000HFA000HFBFFFHFBFFFH中的奇地址區(qū)；中的奇地址區(qū)；