1、實驗四實驗四基于基于VHDL語言的數(shù)字秒表設(shè)計語言的數(shù)字秒表設(shè)計 1本部分實驗內(nèi)容為新內(nèi)容，操作步驟較多，為保證實本部分實驗內(nèi)容為新內(nèi)容，操作步驟較多，為保證實驗項目進行完畢，請同學們務必提前做好預習準備驗項目進行完畢，請同學們務必提前做好預習準備 通過本次實驗，以通過本次實驗，以硬件描述語言硬件描述語言的手段設(shè)計數(shù)字的手段設(shè)計數(shù)字邏輯電路；邏輯電路； 掌握在掌握在QuartusII軟件下軟件下VHDL語言語言輸入的設(shè)計流程；輸入的設(shè)計流程； 理解數(shù)字秒表的工作原理，學會在理解數(shù)字秒表的工作原理，學會在QuartusII下通下通過過VHDL語言描述數(shù)字秒表的設(shè)計方法；語言描述數(shù)字秒表的設(shè)計方法

2、； 掌握可編程邏輯器件（掌握可編程邏輯器件（PLD）的基本開發(fā)流程。）的基本開發(fā)流程。2一、實驗目的一、實驗目的二、實驗設(shè)備二、實驗設(shè)備n計算機，可編程邏輯器件實驗板計算機，可編程邏輯器件實驗板 要求：要求：用用VHDL語言設(shè)計數(shù)字秒表語言設(shè)計數(shù)字秒表； 計時單位：計時單位：1秒；秒；(即每秒計時即每秒計時1次次) 計時范圍：百分秒、十分秒、秒、分；計時范圍：百分秒、十分秒、秒、分； 顯示方式：使用顯示方式：使用FPGA開發(fā)板上的數(shù)碼管進行顯示；開發(fā)板上的數(shù)碼管進行顯示； 用邏輯電路控制任意數(shù)碼管，在用邏輯電路控制任意數(shù)碼管，在脈沖信號脈沖信號CP的作用下，的作用下，顯示計秒數(shù)值；顯示計秒數(shù)值

3、；3四、數(shù)字秒表的要求四、數(shù)字秒表的要求 可編程邏輯器件選用可編程邏輯器件選用Altera公司新一代公司新一代FPGA器件：器件：CycloneI系列的系列的EP6Q240C8； 開發(fā)板通過開發(fā)板通過USB Blaster將將PC機機USB接口與核心板接口與核心板JTAG接口相接口相連，下載目標文件。連，下載目標文件。4實驗設(shè)備實驗設(shè)備-FPGA開發(fā)板簡介開發(fā)板簡介5電源指示燈電源指示燈電源開關(guān)電源開關(guān)獨立按鍵，按下為低電獨立按鍵，按下為低電平，彈起為高電平平，彈起為高電平LED指示部分指示部分FPGA開發(fā)板結(jié)構(gòu)簡介開發(fā)板結(jié)構(gòu)簡介JTAG下載接口下載接口共陰數(shù)碼管顯示部分共陰數(shù)碼管顯示部分6框

4、圖如下框圖如下四、實驗任務四、實驗任務 器制控時計路電數(shù)計路電示顯描掃啟動暫停時鐘KHz1清零輸出顯示位 輸出顯示段 分頻器 CPCP由實驗板上的由實驗板上的1KHz1KHz有源晶振有源晶振產(chǎn)生；從產(chǎn)生；從PLDPLD器件的專用時鐘器件的專用時鐘引腳引腳L1L1輸入到器件內(nèi)部輸入到器件內(nèi)部（在（在QuartusIIQuartusII下進行引腳鎖定下進行引腳鎖定），）， 為計數(shù)器提供時鐘信號；為計數(shù)器提供時鐘信號； 由于實驗板上所帶的連續(xù)脈沖由于實驗板上所帶的連續(xù)脈沖CPCP的頻率為的頻率為1MHz1MHz或或1KHz1KHz；因此，；因此，需要為秒表的計數(shù)器設(shè)計分頻器，將需要為秒表的計數(shù)器設(shè)計

5、分頻器，將1MHz1MHz或或1KHz1KHz的連續(xù)脈沖的連續(xù)脈沖分頻，得到分頻，得到秒脈沖秒脈沖； 再由秒脈沖作為秒表計數(shù)器的再由秒脈沖作為秒表計數(shù)器的計數(shù)時鐘計數(shù)時鐘。 本質(zhì)上就是用本質(zhì)上就是用VHDLVHDL語言描述模值為語言描述模值為1 1，000000，000000或或10001000的計的計數(shù)器。數(shù)器。71、分頻器設(shè)計（用、分頻器設(shè)計（用VHDL語言描述）語言描述）四、實驗任務四、實驗任務 直接的直接的6060進制計數(shù)器所對應的是二進制數(shù)值，不便于顯示；進制計數(shù)器所對應的是二進制數(shù)值，不便于顯示； 因此，可將秒表看做由個位為因此，可將秒表看做由個位為1010進制的計數(shù)器和十位為進制

6、的計數(shù)器和十位為6 6進制的計數(shù)器進行級聯(lián)構(gòu)成，這種計數(shù)器也稱為進制的計數(shù)器進行級聯(lián)構(gòu)成，這種計數(shù)器也稱為BCDBCD計數(shù)計數(shù)器器； 采用采用VHDLVHDL分別描述分別描述1010進制計數(shù)器進制計數(shù)器和和6 6進制計數(shù)器進制計數(shù)器，當計數(shù)，當計數(shù)值為值為5959時，若再來一個時鐘脈沖，計數(shù)器回到初值時，若再來一個時鐘脈沖，計數(shù)器回到初值0 0重新重新計數(shù)。計數(shù)。 也可以直接描述也可以直接描述6060進制計數(shù)器，然后進制計數(shù)器，然后除除1010, ,得到的得到的商為十商為十位位，余數(shù)為個位。，余數(shù)為個位。82、計數(shù)器設(shè)計（用、計數(shù)器設(shè)計（用VHDL語言描述）語言描述） 計數(shù)器計數(shù)器產(chǎn)生的產(chǎn)生的

7、BCDBCD數(shù)，若要采用數(shù)碼管顯示，還需要設(shè)計數(shù)，若要采用數(shù)碼管顯示，還需要設(shè)計4-74-7線譯碼器。線譯碼器。 實驗板上帶有實驗板上帶有2 2個個4 4聯(lián)共陰數(shù)碼管聯(lián)共陰數(shù)碼管, ,共共8 8位位, ,其公共端低電平其公共端低電平有效有效, ,通過一片通過一片74LS13874LS138進行位選控制進行位選控制. .93、4-7線譯碼器設(shè)計（用線譯碼器設(shè)計（用VHDL語言描述）語言描述） 計數(shù)器計數(shù)器產(chǎn)生的產(chǎn)生的BCDBCD數(shù)，若要采用數(shù)碼管顯示，還需要設(shè)計數(shù)，若要采用數(shù)碼管顯示，還需要設(shè)計4-74-7線譯碼器。線譯碼器。 實驗板上帶有實驗板上帶有2 2個個4 4聯(lián)共陰數(shù)碼管聯(lián)共陰數(shù)碼管,

8、,共共8 8位位, ,其公共端低電平其公共端低電平有效有效, ,通過一片通過一片74LS13874LS138進行位選控制進行位選控制. .103、4-7線譯碼器設(shè)計（用線譯碼器設(shè)計（用VHDL語言描述）語言描述）114、掃描顯示電路的設(shè)計、掃描顯示電路的設(shè)計 在設(shè)計之前，我們先來了解一下七段顯示器在設(shè)計之前，我們先來了解一下七段顯示器(即數(shù)碼管即數(shù)碼管)的特點，也就是我們下面進行特別設(shè)的特點，也就是我們下面進行特別設(shè)計的原因。計的原因。abcdefgp七段顯示器如右圖所示，可分成七段顯示器如右圖所示，可分成共陽極和共陰極兩種，都可以等共陽極和共陰極兩種，都可以等效成效成8個個LED的連接電路，

9、如下的連接電路，如下圖。圖。0ii12 假設(shè)流過每個假設(shè)流過每個LED的電流的電流i0=10mA，則要點，則要點亮一個七段顯示器就需要亮一個七段顯示器就需要i=i0mA*8=80mA。 對于我們設(shè)計的數(shù)字秒表，需要對于我們設(shè)計的數(shù)字秒表，需要8個七段顯示個七段顯示器分別顯示分鐘、秒鐘和器分別顯示分鐘、秒鐘和100ms。如果我們要同。如果我們要同時點亮時點亮8個七段顯示器，那么所需要的電流可能個七段顯示器，那么所需要的電流可能達到：達到：80mA*8=640mA=0.64A 這對于一般的電子電路來說，是個不小的電這對于一般的電子電路來說，是個不小的電流。不但流。不但CPLD或或FPGA芯片無法負

10、荷這樣的電芯片無法負荷這樣的電流驅(qū)動，而且這個功率也太大，散熱也是個問流驅(qū)動，而且這個功率也太大，散熱也是個問題，同時這樣也容易造成電路被燒毀。下面介題，同時這樣也容易造成電路被燒毀。下面介紹的紹的掃描電路掃描電路很好的解決了這個問題，很好的解決了這個問題， 所以，掃描頻率應該大于所以，掃描頻率應該大于24Hz*6=144Hz就可就可以達到點亮單個七段顯示器，卻能享有以達到點亮單個七段顯示器，卻能享有6個同時個同時顯示的視覺效果，而且也不致閃爍抖動。顯示的視覺效果，而且也不致閃爍抖動。 在這里我們選擇在這里我們選擇6進制計數(shù)器進制計數(shù)器和和10進制計數(shù)器進制計數(shù)器的組合作為計時電路，這樣我們設(shè)

11、計掃描顯示電的組合作為計時電路，這樣我們設(shè)計掃描顯示電路時較簡單。程序路時較簡單。程序DISCTRL.VHD-*LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;-* （1 1）可采用）可采用多進程描述多進程描述的方法，分頻器為一個進的方法，分頻器為一個進程，計數(shù)器寫入另一個進程。將分頻器進程中的程，計數(shù)器寫入另一個進程。將分頻器進程中的秒脈沖輸出定義為秒脈沖輸出定義為signalsignal，作為計數(shù)器進程的敏作為計數(shù)器進程的敏感信號，驅(qū)動

12、計數(shù)器進行計數(shù)；感信號，驅(qū)動計數(shù)器進行計數(shù)； （2 2）可采用）可采用原理圖符號化連接原理圖符號化連接的方法，將分頻器的方法，將分頻器和計數(shù)器所生成的元件符號在原理圖中進行連接，和計數(shù)器所生成的元件符號在原理圖中進行連接，完成頂層次設(shè)計。完成頂層次設(shè)計。145、各模塊的接口、各模塊的接口秒脈沖分頻器秒表計數(shù)器4-7線譯碼器1KHz1Hz此處的秒表計數(shù)器就是此處的秒表計數(shù)器就是10進制計數(shù)器進制計數(shù)器秒脈沖分頻器的秒脈沖分頻器的VHDL描述描述 秒表計數(shù)器及線譯碼器的秒表計數(shù)器及線譯碼器的VHDL描述描述 1. 通過通過QuartusII建立一個新項目；建立一個新項目； 2. 建立項目時選建立項

13、目時選CycloneII系列（系列（family）的目標器件）的目標器件（devices）EP6Q240C8 3. 新建新建VHDL設(shè)計文件，編寫設(shè)計文件，編寫VHDL程序，設(shè)計分頻器、程序，設(shè)計分頻器、計數(shù)器及譯碼器，并編譯通過；計數(shù)器及譯碼器，并編譯通過； 4. 對設(shè)計進行對設(shè)計進行引腳鎖定引腳鎖定，再次編譯；，再次編譯； 5.連接實驗板下載線，將編譯所生成的連接實驗板下載線，將編譯所生成的*.sof目標文件目標文件下載到下載到FPGA芯片中；芯片中； 6. 觀察運行結(jié)果，如不正確，檢查設(shè)計，調(diào)整后重新觀察運行結(jié)果，如不正確，檢查設(shè)計，調(diào)整后重新編譯后再次下載后觀察，直至結(jié)果正確。編譯后再

14、次下載后觀察，直至結(jié)果正確。18五、實驗步驟五、實驗步驟 建立工程；建立工程； 根據(jù)前面的示例編寫程序；根據(jù)前面的示例編寫程序； 確認無錯后執(zhí)行全程編譯；確認無錯后執(zhí)行全程編譯； 建立波形仿真文件，進行時序仿真，觀察仿真結(jié)果建立波形仿真文件，進行時序仿真，觀察仿真結(jié)果19、建立工程并編寫程序、建立工程并編寫程序 引腳鎖定以實際的實驗系統(tǒng)選用的芯片為準引腳鎖定以實際的實驗系統(tǒng)選用的芯片為準 引腳鎖定方法：引腳鎖定方法： 在菜單下依次選擇在菜單下依次選擇Assignments/Pin 雙擊編輯窗口對應引腳的雙擊編輯窗口對應引腳的Location，根據(jù)端口名選擇引腳號，根據(jù)端口名選擇引腳號2、引腳鎖

15、定、引腳鎖定Led（左起）（左起） DPGFEDCBAPLD引腳引腳Pin_G6PinH3pin9H5PinJ4pinH4pinJ7PinJ5PinN320現(xiàn)在將秒表的現(xiàn)在將秒表的8個譯碼輸出端個譯碼輸出端所需引腳鎖定到實驗板對應所需引腳鎖定到實驗板對應的數(shù)碼管段碼端上。的數(shù)碼管段碼端上。1、 2*4聯(lián)共陰數(shù)碼管的聯(lián)共陰數(shù)碼管的8個公共發(fā)光段與個公共發(fā)光段與FPGA器件引腳的連接器件引腳的連接2、數(shù)字秒表的數(shù)字秒表的脈沖脈沖CP通過核心板板上的通過核心板板上的50MHz連續(xù)脈沖分連續(xù)脈沖分頻得到，頻得到，鎖定到鎖定到Pin_L1。3、2*4聯(lián)數(shù)碼管位選端低電平有效，通過聯(lián)數(shù)碼管位選端低電平有效

16、，通過74HC138選擇選擇其鎖定關(guān)系為其鎖定關(guān)系為（此處可以不鎖定，默認最低位點亮）（此處可以不鎖定，默認最低位點亮） SEL2：Pin_F4; SEL1：Pin_F3; SEL0：Pin_M5;21對設(shè)計進行引腳鎖定對設(shè)計進行引腳鎖定雙擊雙擊“Location”下方的表格框，彈出指定下方的表格框，彈出指定器件的引腳列表，選擇用戶自定義的引腳。器件的引腳列表，選擇用戶自定義的引腳。這么多，這么多，選哪個呢？選哪個呢？223、再次執(zhí)行全程編譯（必要步驟）、再次執(zhí)行全程編譯（必要步驟）23下載器第一次連接到下載器第一次連接到PC機，會彈出硬件安裝向?qū)?，按下機，會彈出硬件安裝向?qū)?，按下述操作完成?/p>

17、載器安裝述操作完成下載器安裝 啟動下載：啟動下載：單擊單擊ToolsProgrammer,即啟動下載界面即啟動下載界面 在下載界面選擇單擊在下載界面選擇單擊Hardware Setup按鈕選擇下載器，在彈按鈕選擇下載器，在彈出菜單中雙擊選擇出菜單中雙擊選擇USB-Blaster ，再單擊，再單擊close。245、下載、下載 編程下載：編程下載：在配置文件（在配置文件（*.sof或或*.pof）信息窗口處（屏幕右下大）信息窗口處（屏幕右下大半?yún)^(qū)域），半?yún)^(qū)域），勾選勾選program/configure, 然后單擊然后單擊start按鈕，即開始配置按鈕，即開始配置/編程；編程；2526正在下載程

18、序正在下載程序當下載窗口右上角當下載窗口右上角progress顯示出顯示出100%，表示下載成功；，表示下載成功；觀察觀察LED的顯示效果是否達到設(shè)計要求。的顯示效果是否達到設(shè)計要求。 若編程器自身有若編程器自身有故障或者未正確連接故障或者未正確連接，則不能，則不能編程編程/配置配置，底部的，底部的信息欄會有紅色字體的信息提示，這時需要檢查編程器的連接。信息欄會有紅色字體的信息提示，這時需要檢查編程器的連接。 解決方法：將下載線與解決方法：將下載線與PC機機USB連接線斷開，插入，重試下載。連接線斷開，插入，重試下載。276、故障處理、故障處理Cant place node nCSO in l

19、ocation 24 because location already occupied by node Data_out5；Cant place node ASDO in location 37 because location already occupied by node Data_out4；解決方法：更改引腳復用設(shè)置解決方法：更改引腳復用設(shè)置28、結(jié)果分析及提高要求、結(jié)果分析及提高要求library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all

20、;-entity exp16 is port( Clk : in std_logic; -時鐘輸入時鐘輸入 S1 : in std_logic; -復位輸入復位輸入 S2,S3 : in std_logic; -秒表控制輸入秒表控制輸入 Display : out std_logic_vector(7 downto 0); -七段碼管顯示輸出七段碼管顯示輸出 SEG_SEL : buffer std_logic_vector(2 downto 0) -七段碼管掃描驅(qū)動七段碼管掃描驅(qū)動 ); end exp16;-architecture behave of exp16 is signal Di

21、sp_Temp : integer range 0 to 15; signal Disp_Decode : std_logic_vector(7 downto 0); signal mSEC1,mSEC10 : integer range 0 to 9; signal SEC1,SEC10 : integer range 0 to 9; signal MIN1,MIN10 : integer range 0 to 9; signal HOUR1,HOUR10 : integer range 0 to 9; signal Clk_Count1 : std_logic_vector(3 downt

22、o 0); -產(chǎn)生產(chǎn)生100Hz時鐘的分頻計數(shù)器時鐘的分頻計數(shù)器 signal Clk100Hz : std_logic; signal Start_Flag : std_logic; signal Music_Count : std_logic_vector(2 downto 0); begin process(Clk) begin if(Clkevent and Clk=1) then if(Clk_Count110) then Clk_Count1=Clk_Count1+1; else Clk_Count1=0001; end if; end if; end process; Clk10

23、0Hz=Clk_Count1(3); process(Clk100Hz) begin if(S1=0) then -系統(tǒng)復位系統(tǒng)復位 mSEC1=0; mSEC10=0; SEC1=0; SEC10=0; MIN1=0; MIN10=0; HOUR1=0; HOUR10=0; Start_Flag=0; elsif(S2=0 and Start_Flag=0) then Start_Flag=1; elsif(S3=0 and Start_Flag=1) then Start_Flag=0; elsif(Clk100Hzevent and Clk100Hz=1) then -正常運行 if(Start_Flag=1) then if(mSEC1=9) then mSEC1=0; if(mSEC10=9) then mSEC10=0; if(SEC1=9) then SEC1=0; i