1、第三章第三章 內(nèi)部存儲器內(nèi)部存儲器2022-7-32目錄目錄3.1 存儲器概述存儲器概述（理解）（理解）3.2 SRAM存儲器存儲器（理解）（理解）3.3 DRAM存儲器存儲器（掌握）（掌握）3.4 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器（理解）（理解）3.5 并行存儲器并行存儲器（理解）（理解）3.6 CACHE存儲器存儲器（掌握）（掌握）2022-7-33學(xué)習(xí)要求學(xué)習(xí)要求l理解存儲系統(tǒng)的基本概念理解存儲系統(tǒng)的基本概念l熟悉主存的主要技術(shù)指標(biāo)熟悉主存的主要技術(shù)指標(biāo)l掌握主存儲器與掌握主存儲器與CPUCPU的連接方法的連接方法l理解理解CacheCache的基本概念及工作原理的基本概念及

2、工作原理l掌握掌握Cache-Cache-主存地址映射方法主存地址映射方法 2022-7-343.1 存儲器概述存儲器概述l3.1.1 存儲器分類存儲器分類 l3.1.2 存儲器的分級結(jié)構(gòu)存儲器的分級結(jié)構(gòu)l3.1.3 存儲器的技術(shù)指標(biāo)存儲器的技術(shù)指標(biāo)2022-7-353.1.1 存儲器分類（存儲器分類（1/3）l按存儲介質(zhì)分按存儲介質(zhì)分半導(dǎo)體存儲器：用半導(dǎo)體器件半導(dǎo)體存儲器：用半導(dǎo)體器件(MOS管管)組成的存儲器；組成的存儲器；磁表面存儲器：用磁性材料磁表面存儲器：用磁性材料(磁化作用磁化作用)做成的存儲器；做成的存儲器；光盤存儲器：用光介質(zhì)光盤存儲器：用光介質(zhì)(光學(xué)性質(zhì)光學(xué)性質(zhì))構(gòu)成的存儲器

3、；構(gòu)成的存儲器；l按存取方式分按存取方式分隨機存儲器：存取時間和存儲單元的物理位置無關(guān)；隨機存儲器：存取時間和存儲單元的物理位置無關(guān)；順序存儲器：存取時間和存儲單元的物理位置有關(guān)；順序存儲器：存取時間和存儲單元的物理位置有關(guān)；半順序存儲器：存取時間部分地依賴于存儲單元的物理位置；半順序存儲器：存取時間部分地依賴于存儲單元的物理位置；系統(tǒng)主存、系統(tǒng)主存、Cache軟盤軟盤硬盤硬盤磁帶磁帶光盤光盤半導(dǎo)體半導(dǎo)體存儲器存儲器磁帶磁帶磁盤存儲器磁盤存儲器2022-7-363.1.1 存儲器分類（存儲器分類（2/3）l按存儲內(nèi)容可變性分按存儲內(nèi)容可變性分只讀存儲器只讀存儲器(ROM)u只能讀出而不能寫入的

4、半導(dǎo)體存儲器；只能讀出而不能寫入的半導(dǎo)體存儲器；隨機讀寫存儲器隨機讀寫存儲器(RAM)：u既能讀出又能寫入的半導(dǎo)體存儲器；既能讀出又能寫入的半導(dǎo)體存儲器；l按信息易失性分按信息易失性分易失性存儲器：斷電后信息即消失的存儲器；易失性存儲器：斷電后信息即消失的存儲器；非易失性存儲器：斷電后仍能保存信息的存儲器；非易失性存儲器：斷電后仍能保存信息的存儲器；半導(dǎo)體半導(dǎo)體存儲器存儲器半導(dǎo)體半導(dǎo)體存儲器存儲器磁盤磁盤光盤光盤2022-7-373.1.1 存儲器分類（存儲器分類（3/3）l按在計算機系統(tǒng)中的作用分按在計算機系統(tǒng)中的作用分主存儲器主存儲器u能夠被能夠被CPU直接訪問，速度較快，用于保存系統(tǒng)當(dāng)前

5、運行直接訪問，速度較快，用于保存系統(tǒng)當(dāng)前運行所需的所有程序和數(shù)據(jù)；所需的所有程序和數(shù)據(jù)；輔助存儲器輔助存儲器u不能被不能被CPU直接訪問，速度較慢，用于保存系統(tǒng)中的所有直接訪問，速度較慢，用于保存系統(tǒng)中的所有的程序和數(shù)據(jù)；的程序和數(shù)據(jù)；高速緩沖存儲器（高速緩沖存儲器（Cache）u能夠被能夠被CPU直接訪問，速度快，用于保存系統(tǒng)當(dāng)前運行中直接訪問，速度快，用于保存系統(tǒng)當(dāng)前運行中頻繁使用的程序和數(shù)據(jù)；頻繁使用的程序和數(shù)據(jù)；控制存儲器控制存儲器uCPU內(nèi)部的存儲單元。內(nèi)部的存儲單元。半導(dǎo)體存儲器半導(dǎo)體存儲器磁盤、光盤存儲器磁盤、光盤存儲器半導(dǎo)體存儲器半導(dǎo)體存儲器半導(dǎo)體存儲器半導(dǎo)體存儲器2022-7

6、-383.1.2 存儲器的分級結(jié)構(gòu)存儲器的分級結(jié)構(gòu)動畫演示：動畫演示：3-1.swf2022-7-39CPU緩存緩存主存主存輔存輔存緩存主存層次緩存主存層次主存輔存層次主存輔存層次3.1.2 存儲器的分級結(jié)構(gòu)（存儲器的分級結(jié)構(gòu)（1/2）l系統(tǒng)對存儲器的要求：系統(tǒng)對存儲器的要求：大容量、高速度、低成本大容量、高速度、低成本l三級存儲系統(tǒng)結(jié)構(gòu)三級存儲系統(tǒng)結(jié)構(gòu)1 1、加上、加上cachecache的目的為提高速度的目的為提高速度2 2、內(nèi)存包括、內(nèi)存包括cachecache和主存和主存1 1、降低了成本，擴(kuò)大了容量、降低了成本，擴(kuò)大了容量2 2、虛存系統(tǒng)包括主存和輔存、虛存系統(tǒng)包括主存和輔存在在CP

7、UCPU看來，容量相當(dāng)于輔存容量，速度相當(dāng)于看來，容量相當(dāng)于輔存容量，速度相當(dāng)于CACHECACHE速度。速度。2022-7-3103.1.2 存儲器的分級結(jié)構(gòu)（存儲器的分級結(jié)構(gòu)（2/2）l存儲器分級結(jié)構(gòu)中應(yīng)解決的問題：存儲器分級結(jié)構(gòu)中應(yīng)解決的問題：當(dāng)需從輔存中尋找指定內(nèi)容調(diào)入主存時，如何準(zhǔn)確定位？當(dāng)需從輔存中尋找指定內(nèi)容調(diào)入主存時，如何準(zhǔn)確定位？u依靠相應(yīng)的輔助軟硬件。依靠相應(yīng)的輔助軟硬件。當(dāng)當(dāng)CPU訪問訪問cache，而待訪問內(nèi)容不在，而待訪問內(nèi)容不在cache中時，應(yīng)如何中時，應(yīng)如何處理？處理？u從主存向從主存向cache中調(diào)入相應(yīng)內(nèi)容。中調(diào)入相應(yīng)內(nèi)容。l以上過程均由操作系統(tǒng)管理。以上過

8、程均由操作系統(tǒng)管理。2022-7-3113.1.3 主存儲器的技術(shù)指標(biāo)主存儲器的技術(shù)指標(biāo)存儲容量存儲容量l存儲容量：指存儲器能存放二進(jìn)制代碼的總數(shù)。存儲容量：指存儲器能存放二進(jìn)制代碼的總數(shù)。存儲容量存儲容量=存儲單元個數(shù)存儲單元個數(shù)存儲字長存儲字長u用用ab表示表示存儲容量存儲容量=存儲單元個數(shù)存儲單元個數(shù)存儲字長存儲字長/8 u單位為單位為B（字節(jié)）（字節(jié)） l要求：要求：已知存儲容量，能計算出該存儲器的地址線和數(shù)據(jù)線的根數(shù)。已知存儲容量，能計算出該存儲器的地址線和數(shù)據(jù)線的根數(shù)。l例如例如某機存儲容量為某機存儲容量為 2K16，則該系統(tǒng)所需的地址線為，則該系統(tǒng)所需的地址線為 根，根，數(shù)據(jù)線位

9、數(shù)為數(shù)據(jù)線位數(shù)為 根。根。11162022-7-3123.1.3 主存儲器的技術(shù)指標(biāo)主存儲器的技術(shù)指標(biāo)存儲速度存儲速度l存取時間存取時間(訪問時間訪問時間) 從啟動一次訪問操作到完成該操作為止所經(jīng)歷的時間；從啟動一次訪問操作到完成該操作為止所經(jīng)歷的時間；以以ns為單位，存取時間又分讀出時間、寫入時間兩種。為單位，存取時間又分讀出時間、寫入時間兩種。l存取周期存取周期存儲器存儲器連續(xù)啟動兩次獨立的訪問操作連續(xù)啟動兩次獨立的訪問操作所需的最小間隔時間。所需的最小間隔時間。以以ns為單位，為單位，存取周期存取周期=存取時間存取時間+復(fù)原時間復(fù)原時間。l存儲器帶寬存儲器帶寬每秒從存儲器進(jìn)出信息的最大數(shù)

10、量；每秒從存儲器進(jìn)出信息的最大數(shù)量；單位為位單位為位/秒或者字節(jié)秒或者字節(jié)/秒。秒。2022-7-313求存儲器帶寬的例子求存儲器帶寬的例子l設(shè)某存儲系統(tǒng)的存取周期為設(shè)某存儲系統(tǒng)的存取周期為500ns，每個存取周期可，每個存取周期可訪問訪問16位，則該存儲器的帶寬是多少？位，則該存儲器的帶寬是多少？存儲帶寬存儲帶寬= 每周期的信息量每周期的信息量 / 周期時長周期時長 = 16位位/(500 10-9)秒秒 = 3.2 107 位位/秒秒 = 32 106 位位/秒秒 = 32M位位/秒秒2022-7-3143.2 SRAM存儲器存儲器l3.2.0 主存儲器的構(gòu)成主存儲器的構(gòu)成l3.2.1 基

11、本的靜態(tài)存儲元陣列基本的靜態(tài)存儲元陣列l(wèi)3.2.2 基本的基本的SRAM邏輯結(jié)構(gòu)邏輯結(jié)構(gòu)l3.2.3 讀讀/寫周期波形圖寫周期波形圖2022-7-3153.2.0 主存儲器的構(gòu)成主存儲器的構(gòu)成l靜態(tài)靜態(tài)RAM（SRAM）由由MOS電路構(gòu)成的電路構(gòu)成的雙穩(wěn)觸發(fā)器雙穩(wěn)觸發(fā)器保存二進(jìn)制信息；保存二進(jìn)制信息；優(yōu)點：優(yōu)點：訪問速度快，只要不掉電可以永久保存信息；訪問速度快，只要不掉電可以永久保存信息；缺點：缺點：集成度低，功耗大，價格高；集成度低，功耗大，價格高；l動態(tài)動態(tài)RAM（DRAM）由由MOS電路中的電路中的柵極電容柵極電容保存二進(jìn)制信息；保存二進(jìn)制信息；優(yōu)點：優(yōu)點：集成度高，功耗約為集成度高，

12、功耗約為SRAM的的1/6，價格低；，價格低；缺點：缺點：訪問速度慢，電容的放電作用會使信息丟失，要長訪問速度慢，電容的放電作用會使信息丟失，要長期保存數(shù)據(jù)必須期保存數(shù)據(jù)必須定期刷新定期刷新存儲單元；存儲單元；主要種類有：主要種類有：SDRAM、DDR SDRAM主要用于構(gòu)成主要用于構(gòu)成CacheCache主要用于構(gòu)成系統(tǒng)主存主要用于構(gòu)成系統(tǒng)主存2022-7-316主存和主存和CPU的聯(lián)系的聯(lián)系MDRMARCPU主存主存地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫2022-7-317l基本存儲元基本存儲元6個個MOS管形成一位存儲元；管形成一位存儲元；非易失性的存儲元非易失性的存儲元l644位的位

13、的SRAM結(jié)構(gòu)圖結(jié)構(gòu)圖存儲體排列成存儲元陣列，不一定以存儲單元形式組織；存儲體排列成存儲元陣列，不一定以存儲單元形式組織；l芯片封裝后，芯片封裝后，3種外部信號線種外部信號線地址線地址線：2n個單元，對應(yīng)有個單元，對應(yīng)有n根地址線；根地址線；u地址信號經(jīng)過譯碼電路，產(chǎn)生每個單元的字線選通信號；地址信號經(jīng)過譯碼電路，產(chǎn)生每個單元的字線選通信號；數(shù)據(jù)線數(shù)據(jù)線：每個單元：每個單元m位，對應(yīng)有位，對應(yīng)有m根數(shù)據(jù)線；根數(shù)據(jù)線；控制線控制線：讀寫控制信號：讀寫控制信號u =1，為讀操作；，為讀操作； =0，為寫操作；，為寫操作；3.2.1 基本的靜態(tài)存儲元陣列基本的靜態(tài)存儲元陣列動畫演示：動畫演示：3-2

14、.swf3-2.swfR/WR/WR/W2022-7-318六管六管SRAM存儲元電路存儲元電路 位線位線/D位線位線D2022-7-3192022-7-320l譯碼驅(qū)動方式譯碼驅(qū)動方式方法方法1：單譯碼：單譯碼u被選單元由字線直接被選單元由字線直接選定；選定；u適用容量較小的存儲適用容量較小的存儲芯片。芯片。方法方法2：雙譯碼：雙譯碼u被選單元由被選單元由X、Y兩個兩個方向的地址決定。方向的地址決定。3.2.2 基本基本SRAM存儲器邏輯結(jié)構(gòu)存儲器邏輯結(jié)構(gòu)動畫演示：動畫演示： 雙地址譯碼器雙地址譯碼器.swf2022-7-321SRAM存儲器的組成（存儲器的組成（1/2）l存儲體存儲體存儲單

15、元的集合，按位將各存儲元組織成一個存儲單元的集合，按位將各存儲元組織成一個存儲矩陣存儲矩陣；大容量存儲器中，通常用大容量存儲器中，通常用雙譯碼方式雙譯碼方式來選擇存儲單元。來選擇存儲單元。l地址譯碼器地址譯碼器將將CPU發(fā)出的地址信息轉(zhuǎn)換成發(fā)出的地址信息轉(zhuǎn)換成存儲元選通信號存儲元選通信號的電路。的電路。l譯碼驅(qū)動器譯碼驅(qū)動器X選擇線上用于增強驅(qū)動能力的電路。選擇線上用于增強驅(qū)動能力的電路。lI/O電路電路一般包括讀寫電路和放大電路。一般包括讀寫電路和放大電路。2022-7-322SRAM存儲器的組成（存儲器的組成（2/2）l片選片選用于決定當(dāng)前芯片是否被用于決定當(dāng)前芯片是否被CPU選中，進(jìn)行訪

16、問。選中，進(jìn)行訪問。l讀讀/寫控制電路寫控制電路決定對選中存儲單元所要進(jìn)行訪問的類型決定對選中存儲單元所要進(jìn)行訪問的類型(讀讀/寫寫)。l 輸出驅(qū)動電路輸出驅(qū)動電路增強數(shù)據(jù)總線的驅(qū)動能力。增強數(shù)據(jù)總線的驅(qū)動能力。2022-7-323存儲體存儲體讀讀寫寫電電路路MDR數(shù)據(jù)總線數(shù)據(jù)總線驅(qū)動器驅(qū)動器譯碼器譯碼器MAR 地址總線地址總線 控制電路控制電路讀讀寫寫SRAM存儲器的邏輯結(jié)構(gòu)簡圖存儲器的邏輯結(jié)構(gòu)簡圖2022-7-32432K8位的位的SRAM邏輯結(jié)構(gòu)圖邏輯結(jié)構(gòu)圖動畫演示：動畫演示：3-3.swfX X方向：方向：8 8根地址線根地址線輸出選中輸出選中256256行行Y Y方向：方向：7 7根

17、地址線根地址線輸出選中輸出選中128128列列輸入輸出時輸入輸出時分別打開不分別打開不同的緩沖器同的緩沖器輸入輸出時輸入輸出時分別打開不分別打開不同的緩沖器同的緩沖器讀寫、讀寫、選通選通控制控制三維存儲三維存儲陣列結(jié)構(gòu)陣列結(jié)構(gòu)2022-7-325lIntel 2114靜態(tài)靜態(tài)RAM芯片是芯片是1K4的存儲器的存儲器l外部結(jié)構(gòu)外部結(jié)構(gòu)地址總線地址總線10根（根（A0A9）數(shù)據(jù)總線數(shù)據(jù)總線4根（根（D0D3）片選信號片選信號/CS，寫允許信號，寫允許信號/WEu0寫，寫，1讀讀l內(nèi)部存儲矩陣結(jié)構(gòu)內(nèi)部存儲矩陣結(jié)構(gòu)6464方陣方陣，共有，共有4096個六管存儲元電路；個六管存儲元電路；l采用采用雙譯碼

18、方式雙譯碼方式A3A8（6根）用于行譯碼根）用于行譯碼64行選擇線行選擇線;A0A2,A9用于列譯碼用于列譯碼16條列選擇線條列選擇線;每條列選擇線同時接每條列選擇線同時接4個存儲元（共個存儲元（共164=64列）列）靜態(tài)靜態(tài)RAM芯片舉例芯片舉例Intel 2114Intel2114ABA0A9DBD0D3CSWE2022-7-3262114邏輯結(jié)構(gòu)圖邏輯結(jié)構(gòu)圖2022-7-3273.2.3 讀、寫周期波形圖讀、寫周期波形圖l存儲器讀存儲器讀/寫的原則寫的原則讀讀/ /寫信號要在地址和片選均起作用，并經(jīng)過一段時間寫信號要在地址和片選均起作用，并經(jīng)過一段時間后有效；后有效；讀寫信號有效期間不允

19、許地址、數(shù)據(jù)發(fā)生變化；讀寫信號有效期間不允許地址、數(shù)據(jù)發(fā)生變化；地址、數(shù)據(jù)要維持整個周期內(nèi)有效；地址、數(shù)據(jù)要維持整個周期內(nèi)有效；l讀周期時間（讀周期時間（tRC）、寫周期時間（）、寫周期時間（tWC）存儲器進(jìn)行兩次連續(xù)的讀存儲器進(jìn)行兩次連續(xù)的讀/寫操作所必須的間隔時間；寫操作所必須的間隔時間；大于實際的讀出大于實際的讀出/寫入時間；寫入時間；2022-7-328SRAM存儲器的讀周期存儲器的讀周期l讀周期操作過程讀周期操作過程CPU發(fā)出有效的發(fā)出有效的地址信號地址信號 譯碼電路延遲產(chǎn)生有效的譯碼電路延遲產(chǎn)生有效的片選信號片選信號 在在讀信號讀信號控制下，從存儲單元中控制下，從存儲單元中讀出數(shù)據(jù)

20、讀出數(shù)據(jù) 各控制信號撤銷（地址信號稍晚），數(shù)據(jù)維持一段時間各控制信號撤銷（地址信號稍晚），數(shù)據(jù)維持一段時間l讀出時間（讀出時間（tAQ）從從地址有效地址有效到外部數(shù)據(jù)總線上的到外部數(shù)據(jù)總線上的數(shù)據(jù)信息穩(wěn)定數(shù)據(jù)信息穩(wěn)定所經(jīng)歷的時間所經(jīng)歷的時間l片選有效時間（片選有效時間（tEQ）、讀控制有效時間（）、讀控制有效時間（tGQ）片選信號、讀控制信號所需要維持的最短時間，二者相等；片選信號、讀控制信號所需要維持的最短時間，二者相等；從地址譯碼后，到數(shù)據(jù)穩(wěn)定的時間間隔；從地址譯碼后，到數(shù)據(jù)穩(wěn)定的時間間隔；存儲器的讀周期時序存儲器的讀周期時序2022-7-3292022-7-330SRAM存儲器的寫周期存

21、儲器的寫周期l寫周期操作過程寫周期操作過程CPU發(fā)出有效的發(fā)出有效的地址信號地址信號，并提供所要寫入的，并提供所要寫入的數(shù)據(jù)數(shù)據(jù) 譯碼電路延遲產(chǎn)生有效的譯碼電路延遲產(chǎn)生有效的片選信號片選信號 在在寫信號寫信號控制下，將數(shù)據(jù)寫入存儲單元中控制下，將數(shù)據(jù)寫入存儲單元中 各控制信號撤銷（地址信號稍晚），數(shù)據(jù)維持一段時間各控制信號撤銷（地址信號稍晚），數(shù)據(jù)維持一段時間l寫入時間（寫入時間（tWD）地址控制信號穩(wěn)定后，到數(shù)據(jù)寫入存儲器所經(jīng)歷的時間；地址控制信號穩(wěn)定后，到數(shù)據(jù)寫入存儲器所經(jīng)歷的時間；l維持時間（維持時間（thD）讀控制信號失效后的數(shù)據(jù)維持時間；讀控制信號失效后的數(shù)據(jù)維持時間；存儲器的寫周期

22、時序存儲器的寫周期時序2022-7-3312022-7-332課本課本P70【例例1】下圖是下圖是SRAM的寫入時序圖。的寫入時序圖。R/W是讀是讀/寫命令控制線，當(dāng)寫命令控制線，當(dāng)R/W線線為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出下圖寫入時序中的錯誤，并畫出正確的寫入時序圖。請指出下圖寫入時序中的錯誤，并畫出正確的寫入時序圖。R/W#信號必須在地址信號必須在地址和數(shù)據(jù)穩(wěn)定時有效和數(shù)據(jù)穩(wěn)定時有效一個寫周期一個寫周期中地址不允中地址不允許改變許改變一個寫操作一個寫操作中數(shù)據(jù)不允中數(shù)據(jù)不允許改變許改變2022-7-333

23、正確的正確的SRAM的寫入時序圖的寫入時序圖2022-7-3343.3 DRAM存儲器存儲器 l動態(tài)動態(tài)RAM（DRAM）因為該存儲器必須定時刷新，才能維持其中的信息不變；因為該存儲器必須定時刷新，才能維持其中的信息不變；lDRAM的存儲元的存儲元由由MOS晶體管和電容組成的記憶電路；晶體管和電容組成的記憶電路；u電容上的電量來表現(xiàn)存儲的信息；電容上的電量來表現(xiàn)存儲的信息；u充電充電1，放電，放電0。結(jié)構(gòu)形式結(jié)構(gòu)形式u四管存儲元四管存儲元u單管存儲元單管存儲元2022-7-335四四管管存存儲儲元元單管存儲元單管存儲元2022-7-3363.3.1 DRAM存儲元的記憶原理存儲元的記憶原理1.

24、 讀出時位線有電流讀出時位線有電流 為為 “1”位線位線 （數(shù)據(jù)線）（數(shù)據(jù)線）CsT行線（字線）行線（字線）0 12. 寫入時寫入時CS 充電為充電為 “1” 放電放電 為為 “0”T無電流無電流有電流有電流動畫演示：動畫演示： 3-6.swf2022-7-3373.3.2 DRAM芯片的邏輯結(jié)構(gòu)芯片的邏輯結(jié)構(gòu)l外部地址引腳比外部地址引腳比SRAM減少一半減少一半;送地址信息時，分行地址和列地址分別傳送；送地址信息時，分行地址和列地址分別傳送；l內(nèi)部結(jié)構(gòu)：比內(nèi)部結(jié)構(gòu)：比SRAM復(fù)雜復(fù)雜刷新電路：用于存儲元的信息刷新；刷新電路：用于存儲元的信息刷新；行、列地址鎖存器：用于保存完整的地址信息；行、

25、列地址鎖存器：用于保存完整的地址信息；u行選通信號行選通信號 （Row Address Strobe）u列選通信號列選通信號 （Columns Address Strobe）lDRAM的讀寫周期的讀寫周期與與SRAM的讀寫周期相似，只是地址總線上的信號有所不同；的讀寫周期相似，只是地址總線上的信號有所不同；在同一個讀寫周期內(nèi)發(fā)生變化，分別為行地址、列地址；在同一個讀寫周期內(nèi)發(fā)生變化，分別為行地址、列地址；存儲芯片集成存儲芯片集成度高，體積小度高，體積小RASCAS2022-7-338DRAM控制電路的構(gòu)成控制電路的構(gòu)成l地址多路開關(guān)地址多路開關(guān)刷新時需要提供刷新地址，非刷新時需提供讀寫地址；刷

26、新時需要提供刷新地址，非刷新時需提供讀寫地址；l刷新定時器刷新定時器 間隔固定的時間提供一次刷新請求；間隔固定的時間提供一次刷新請求；l刷新地址計數(shù)器刷新地址計數(shù)器刷新按行進(jìn)行，用于提供對所要刷新的行進(jìn)行計數(shù)；刷新按行進(jìn)行，用于提供對所要刷新的行進(jìn)行計數(shù)；l仲裁電路仲裁電路對同時產(chǎn)生的來自對同時產(chǎn)生的來自CPU的訪問存儲器的請求和來自刷新定的訪問存儲器的請求和來自刷新定時器的刷新請求的優(yōu)先權(quán)進(jìn)行裁定；時器的刷新請求的優(yōu)先權(quán)進(jìn)行裁定；l定時發(fā)生器定時發(fā)生器提供行地址選通提供行地址選通/RAS、列地址選通、列地址選通/CAS和寫信號和寫信號/WE。動畫演示：動畫演示：3-7.swf3-7.swf2

27、022-7-339寫時序?qū)憰r序行地址行地址 RAS 有效有效WE 為高電平為高電平 ，讀有效，讀有效數(shù)據(jù)數(shù)據(jù) DOUT OUT 有效有效數(shù)據(jù)數(shù)據(jù) DIN IN 有效有效讀時序讀時序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效行、列地址分開傳送行、列地址分開傳送1） /CAS滯后于滯后于/RAS的時間必須要超過規(guī)定值；的時間必須要超過規(guī)定值；2）/RAS和和/CAS的正負(fù)電平的寬度應(yīng)大于規(guī)定值；的正負(fù)電平的寬度應(yīng)大于規(guī)定值；動畫演示：動畫演示： 3-8.swf3.3.3 讀讀/寫周期寫周期2022-7-340讀出放

28、大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動DOUTDINCS4116 (16K 1位位) 芯片芯片 讀讀 過程過程630I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動OUTD讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器2022-7-341讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動DOUTDINCS4116 (16

29、K 1位位) 芯片芯片 寫寫 過程過程數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器讀出放大器讀出放大器6302022-7-3423.3.3 刷新周期刷新周期l刷新的原因刷新的原因DRAM的基本存儲元的基本存儲元電容，會隨著時間和溫度而減少；電容，會隨著時間和溫度而減少；必須定期地對所有存儲元刷新，以保持原來的信息。必須定期地對所有存儲元刷新，以保持原來的信息。l刷新（刷新（再生再生）在固定時間內(nèi)對所有存儲單元，通過在固定時間內(nèi)對所有存儲單元，通過“讀出讀出(不輸出不輸出)寫入寫入”的方式恢復(fù)信息的操作過程；的方式恢復(fù)信息的操作過程；l刷新方式刷新方式以存儲矩陣的行為單

30、位刷新；以存儲矩陣的行為單位刷新；u故刷新計數(shù)器的長度與故刷新計數(shù)器的長度與DRAM的行數(shù)相同；的行數(shù)相同；l刷新周期刷新周期從上一次對整個從上一次對整個M刷新結(jié)束到下一次對整個刷新結(jié)束到下一次對整個M全部刷新一遍全部刷新一遍為止的時間。為止的時間。刷新過程中存儲刷新過程中存儲器不能進(jìn)行正常器不能進(jìn)行正常的讀寫訪問的讀寫訪問2022-7-343DRAM的刷新方式的刷新方式l集中式刷新集中式刷新在一個刷新周期內(nèi)，利用一段在一個刷新周期內(nèi)，利用一段固定時間固定時間，依次對存儲矩陣的，依次對存儲矩陣的所有行逐一刷新，在此期間停止對存儲器的讀所有行逐一刷新，在此期間停止對存儲器的讀/寫操作；寫操作；存

31、在存在死區(qū)時間死區(qū)時間，會影響，會影響CPU的訪存操作；的訪存操作；l分散式刷新分散式刷新將每個系統(tǒng)工作周期分為兩部分，前半部分用于將每個系統(tǒng)工作周期分為兩部分，前半部分用于DRAM讀讀/寫寫/保持，后半部分用于刷新存儲器的一行；保持，后半部分用于刷新存儲器的一行；系統(tǒng)存取時間延長一倍，導(dǎo)致系統(tǒng)變慢；系統(tǒng)存取時間延長一倍，導(dǎo)致系統(tǒng)變慢；l異步式刷新異步式刷新在一個刷新周期內(nèi)，分散地刷新存儲器的所有行；在一個刷新周期內(nèi)，分散地刷新存儲器的所有行；既不會產(chǎn)生明顯的讀寫停頓，也不會延長系統(tǒng)的存取周期；既不會產(chǎn)生明顯的讀寫停頓，也不會延長系統(tǒng)的存取周期；2022-7-344【例】設(shè)某存儲器的存儲矩陣為

32、【例】設(shè)某存儲器的存儲矩陣為128128，存取周期，存取周期為為0.5s，RAM刷新周期為刷新周期為2ms，若采用集中，若采用集中式刷新方式，試分析其刷新過程。式刷新方式，試分析其刷新過程。“死時間率死時間率” 為為 128/4000 100% = 3.2%“死區(qū)死區(qū)” 時間為時間為 0.5 s 128 =64 s周期序號周期序號tc012387138720tctctctc399901127讀讀 /寫或維持寫或維持刷新刷新3872個周期（個周期（ 1936s）刷新時間間隔刷新時間間隔（ 2m s ）tctc 128個周期個周期(64s)2022-7-345【例】設(shè)某存儲器的存儲矩陣為【例】設(shè)某

33、存儲器的存儲矩陣為128128，存取周期，存取周期為為0.5s，RAM刷新周期為刷新周期為2ms，若采用分散，若采用分散式刷新方式，試分析其刷新過程。式刷新方式，試分析其刷新過程。l存取周期延長一倍，為存取周期延長一倍，為1s；前前0.5s用于讀寫，后用于讀寫，后0.5s用于刷新一行用于刷新一行W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個讀寫周期個讀寫周期存取周期存取周期t tC C = = t tM M + + t tR R讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)”時間時間刷新周期為刷新周期為1s128行行128s1 1行的刷行

34、的刷新時間新時間存儲體存儲體的行數(shù)的行數(shù)遠(yuǎn)小于遠(yuǎn)小于2ms2ms，沒有必要沒有必要2022-7-346【例】設(shè)某存儲器的存儲矩陣為【例】設(shè)某存儲器的存儲矩陣為128128，存取周期，存取周期為為0.5s，RAM刷新周期為刷新周期為2ms，若采用異步，若采用異步式刷新方式，試分析其刷新過程。式刷新方式，試分析其刷新過程。l若每隔若每隔 2ms/128=15.6 s 刷新一行刷新一行l(wèi)每隔每隔15.6s產(chǎn)生一個刷新請求信號；產(chǎn)生一個刷新請求信號；每每31.2（31）個工作周期中做刷新一行存儲器的操作。）個工作周期中做刷新一行存儲器的操作。周期序號周期序號012 30tMtR 讀讀/ /寫寫3030

35、周期，刷新周期，刷新1 1周期周期31個周期個周期 （15.5s） tMtM 29012 30tMtR31個周期個周期 （15.5s） tMtM 29 讀讀/ /寫寫3030周期，刷新周期，刷新1 1周期周期2022-7-347DRAMSRAM存儲原理存儲原理集成度集成度芯片引腳芯片引腳功耗功耗價格價格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無動態(tài)動態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較2022-7-3483.3.4 存儲器容量的擴(kuò)充存儲器容量的擴(kuò)充l單個存儲芯片的容量有限，實際存儲器由多個芯片擴(kuò)展而成；單個存儲芯片的容量有限，實際存儲器由多個

36、芯片擴(kuò)展而成；l存儲器（存儲芯片）與存儲器（存儲芯片）與CPU的連接的連接數(shù)據(jù)、地址、控制三總線連接；數(shù)據(jù)、地址、控制三總線連接；多個存儲芯片多個存儲芯片 CPUu不是一一對應(yīng)連接不是一一對應(yīng)連接l關(guān)注存儲芯片與關(guān)注存儲芯片與CPU的外部引腳的外部引腳l存儲器容量擴(kuò)充方式存儲器容量擴(kuò)充方式位擴(kuò)展、字?jǐn)U展、字位擴(kuò)展位擴(kuò)展、字?jǐn)U展、字位擴(kuò)展MDRMARCPU主存主存 地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫SRAM、DRAM、ROM均可進(jìn)行容量擴(kuò)展均可進(jìn)行容量擴(kuò)展2022-7-349存儲芯片與存儲芯片與CPU的引腳的引腳l存儲芯片的外部引腳存儲芯片的外部引腳數(shù)據(jù)總線數(shù)據(jù)總線：位數(shù)與存儲單元字長相同

37、，用于傳送數(shù)據(jù)信息；：位數(shù)與存儲單元字長相同，用于傳送數(shù)據(jù)信息；地址總線地址總線：位數(shù)與存儲單元個數(shù)為：位數(shù)與存儲單元個數(shù)為2n關(guān)系，用于選擇存儲單元；關(guān)系，用于選擇存儲單元；讀寫信號讀寫信號/WE：決定當(dāng)前對芯片的訪問類型；：決定當(dāng)前對芯片的訪問類型；片選信號片選信號/CS：決定當(dāng)前芯片是否正在被訪問決定當(dāng)前芯片是否正在被訪問；lCPU與存儲器連接的外部引腳與存儲器連接的外部引腳數(shù)據(jù)總線數(shù)據(jù)總線：位數(shù)與機器字長相同，用于傳送數(shù)據(jù)信息；：位數(shù)與機器字長相同，用于傳送數(shù)據(jù)信息；地址總線地址總線：位數(shù)與系統(tǒng)中可訪問單元個數(shù)為：位數(shù)與系統(tǒng)中可訪問單元個數(shù)為2n的關(guān)系，用于選擇的關(guān)系，用于選擇訪問單元

38、；訪問單元；讀寫信號讀寫信號/WE：決定當(dāng)前：決定當(dāng)前CPU的訪問類型；的訪問類型；訪存允許信號訪存允許信號/MREQ：決定是否允許：決定是否允許CPU訪問存儲器；訪問存儲器；2022-7-350存儲器容量的位擴(kuò)展存儲器容量的位擴(kuò)展l存儲單元數(shù)不變，每個單元的位數(shù)（字長）增加；存儲單元數(shù)不變，每個單元的位數(shù)（字長）增加；l例如：由例如：由1K4的存儲芯片構(gòu)成的存儲芯片構(gòu)成1K8的存儲器的存儲器l存儲芯片與存儲芯片與CPU的引腳連接方法：的引腳連接方法：地址線地址線：各芯片的地址線：各芯片的地址線直接直接與與CPU地址線連接；地址線連接；數(shù)據(jù)線數(shù)據(jù)線：各芯片的數(shù)據(jù)線：各芯片的數(shù)據(jù)線分別與分別與C

39、PU數(shù)據(jù)線的不同位連接數(shù)據(jù)線的不同位連接；片選及讀寫線片選及讀寫線：各芯片的片選及讀寫信號：各芯片的片選及讀寫信號直接直接與與CPU的訪存及讀的訪存及讀寫信號連接；寫信號連接；l注意：注意：CPU對該存儲器的訪問是對該存儲器的訪問是對各位擴(kuò)展芯片的同一單元的同時訪問對各位擴(kuò)展芯片的同一單元的同時訪問。1K4存儲芯片存儲芯片A0A9D0D31K8存儲器存儲器A0A9D0D72022-7-351D7D0CSWEA9A01K41K41010由由1K4的存儲芯片構(gòu)成的存儲芯片構(gòu)成1K8的存儲器的存儲器2022-7-352由由8K1位的芯片構(gòu)成位的芯片構(gòu)成8K8位的存儲器位的存儲器2022-7-353存

40、儲器容量的字?jǐn)U展存儲器容量的字?jǐn)U展l字?jǐn)U展：每個單元位數(shù)不變，總的單元個數(shù)增加。字?jǐn)U展：每個單元位數(shù)不變，總的單元個數(shù)增加。l例如：用例如：用1K8的存儲芯片構(gòu)成的存儲芯片構(gòu)成2K8的存儲器的存儲器l存儲芯片與存儲芯片與CPU的引腳連接方法：的引腳連接方法：地址線地址線：各芯片的地址線與：各芯片的地址線與CPU的的低位地址線直接連接低位地址線直接連接；數(shù)據(jù)線數(shù)據(jù)線：各芯片的數(shù)據(jù)線：各芯片的數(shù)據(jù)線直接直接與與CPU數(shù)據(jù)線連接；數(shù)據(jù)線連接；讀寫線讀寫線：各芯片的讀寫信號：各芯片的讀寫信號直接直接與與CPU的讀寫信號連接；的讀寫信號連接；片選信號片選信號：各芯片的片選信號：各芯片的片選信號由由CPU

41、的高位地址和訪存信號產(chǎn)生的高位地址和訪存信號產(chǎn)生；l注意：注意： CPU對該存儲器的訪問是對該存儲器的訪問是對某一字?jǐn)U展芯片的一個單元的訪問對某一字?jǐn)U展芯片的一個單元的訪問。1K8存儲芯片存儲芯片A0A9D0D72K8存儲器存儲器A0A10D0D72022-7-354 1K8 1K8 1D7D0A0A9108A10l低位的地址線與各芯片的地址線并聯(lián)；低位的地址線與各芯片的地址線并聯(lián)；l多余的高位地址線用來產(chǎn)生相應(yīng)的片選信號。多余的高位地址線用來產(chǎn)生相應(yīng)的片選信號。WE由由1K8的存儲芯片構(gòu)成的存儲芯片構(gòu)成2K8的存儲器的存儲器CSCS2022-7-355l16K8的存儲芯片：的存儲芯片：地址線

42、地址線14根，數(shù)據(jù)線根，數(shù)據(jù)線8根，根，/CS，/WElCPU的引腳：的引腳：地址線地址線16根，數(shù)據(jù)線根，數(shù)據(jù)線8根，根，/MERQ，/WElCPU的最高的最高2位地址和位地址和/MREQ信號產(chǎn)生信號產(chǎn)生4個芯片的片選信號；個芯片的片選信號；l4個存儲芯片構(gòu)成存儲器的地址分配：個存儲芯片構(gòu)成存儲器的地址分配：第第1片片 00 00 0000 0000 0000 00 11 1111 1111 1111 即即 0000H3FFFH第第2片片 01 00 0000 0000 0000 01 11 1111 1111 1111 即即 4000H7FFFH第第3片片 10 00 0000 0000

43、0000 10 11 1111 1111 1111 即即 8000HBFFFH第第4片片 11 00 0000 0000 0000 11 11 1111 1111 1111 即即 C000HFFFFH 用用16K8的芯片構(gòu)成的芯片構(gòu)成64K8的存儲器的存儲器16K816K816K816K80000H3FFFH4000H7FFFH8000H0BFFFH0FFFFH0C000H2022-7-356譯譯碼碼器器/MREQA14A15/CS16K8 /WE/CS16K8 /WE/CS16K8 /WE/CS16K8 /WEA0A13/WED0D7D0D7D0D7D0D7D0D7存儲芯片的字?jǐn)U展連接圖存儲

44、芯片的字?jǐn)U展連接圖作為譯碼器作為譯碼器的使能信號的使能信號作為譯碼器的作為譯碼器的地址輸入信號地址輸入信號2022-7-357l字位擴(kuò)展：每個單元位數(shù)和總的單元個數(shù)都增加。字位擴(kuò)展：每個單元位數(shù)和總的單元個數(shù)都增加。l例如：用例如：用1K4的存儲芯片構(gòu)成的存儲芯片構(gòu)成2K8的存儲器的存儲器l擴(kuò)展方法擴(kuò)展方法先進(jìn)行位擴(kuò)展，形成滿足位要求的存儲芯片組；先進(jìn)行位擴(kuò)展，形成滿足位要求的存儲芯片組；再使用存儲芯片組進(jìn)行字?jǐn)U展。再使用存儲芯片組進(jìn)行字?jǐn)U展。l要求：能夠計算出字位擴(kuò)展所需的存儲芯片的數(shù)目。要求：能夠計算出字位擴(kuò)展所需的存儲芯片的數(shù)目。例如：用例如：用LK的芯片構(gòu)成的芯片構(gòu)成MN的存儲系統(tǒng)；的

45、存儲系統(tǒng)；u所需芯片總數(shù)為所需芯片總數(shù)為M/LN/K 片。片。存儲芯片的字位擴(kuò)展存儲芯片的字位擴(kuò)展1K4存儲芯片存儲芯片A0A9D0D32K8存儲器存儲器A0A10D0D72022-7-358n共需要幾塊芯片，進(jìn)行如何擴(kuò)展？共需要幾塊芯片，進(jìn)行如何擴(kuò)展？8片片2M8的的SRAM芯片進(jìn)行字?jǐn)U展；芯片進(jìn)行字?jǐn)U展；n數(shù)據(jù)線怎么連？數(shù)據(jù)線怎么連？各芯片的數(shù)據(jù)線均直接與各芯片的數(shù)據(jù)線均直接與CPU的的8位數(shù)據(jù)總線連接；位數(shù)據(jù)總線連接；n地址線怎么連？地址線怎么連？各芯片的地址線均直接與各芯片的地址線均直接與CPU的最低的最低21位地址線連接；位地址線連接；n控制線怎么連？控制線怎么連？讀寫信號直接連接；

46、讀寫信號直接連接；剩余的高剩余的高3位地址線和位地址線和/MREQ和譯碼產(chǎn)生各芯片的片選和譯碼產(chǎn)生各芯片的片選信號信號/CS；【練習(xí)練習(xí)】 用用2M8的的SRAM芯片構(gòu)成一個芯片構(gòu)成一個16M8的存儲器，請回答以下問題：的存儲器，請回答以下問題：2022-7-359存儲器與存儲器與CPU的連接補充例子的連接補充例子做題思路：做題思路：l審題確定所需擴(kuò)展的類型，選擇合適的存儲芯片；審題確定所需擴(kuò)展的類型，選擇合適的存儲芯片；原則：盡量作簡單的擴(kuò)展（位擴(kuò)展原則：盡量作簡單的擴(kuò)展（位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展）字位擴(kuò)展）l分析存儲芯片和分析存儲芯片和CPU的引腳特性（地址范圍、地址線數(shù)目、容的引腳特性

47、（地址范圍、地址線數(shù)目、容量要求等），確定引腳的連接；量要求等），確定引腳的連接；尤其是在進(jìn)行字?jǐn)U展時，特別注意片選信號的產(chǎn)生。尤其是在進(jìn)行字?jǐn)U展時，特別注意片選信號的產(chǎn)生。u3-8譯碼器譯碼器74LS138、雙、雙2-4譯碼器譯碼器74LS139l畫出邏輯連接圖，作必要的分析說明。畫出邏輯連接圖，作必要的分析說明。2022-7-36074LS138譯碼器譯碼器l用于地址譯碼的用于地址譯碼的3-8譯碼器譯碼器；輸入輸入3位地址信號，譯碼產(chǎn)生位地址信號，譯碼產(chǎn)生8個不同的選通輸出；個不同的選通輸出；l外部的結(jié)構(gòu)圖外部的結(jié)構(gòu)圖l引腳作用：引腳作用：輸入信號輸入信號A、B、C引入所要譯碼的三位地址信

48、號引入所要譯碼的三位地址信號輸出信號輸出信號/Y0 /Y7 對應(yīng)每一個存儲單元，低電平有效對應(yīng)每一個存儲單元，低電平有效使能信號使能信號G1、/G2A、/G2B ：當(dāng)且僅當(dāng)當(dāng)且僅當(dāng)G11、/G2A 0 、/G2B 0時，譯碼器正常工作時，譯碼器正常工作Y5Y6G2BG2AG1ABCY0Y1Y2Y3Y4Y7使能使能控制端控制端地址地址輸入端輸入端選選通通輸輸出出端端2022-7-36174LS138譯碼器邏輯功能表譯碼器邏輯功能表2022-7-36274LS138譯碼器內(nèi)部結(jié)構(gòu)圖譯碼器內(nèi)部結(jié)構(gòu)圖2022-7-36374LS139譯碼器譯碼器l用于地址譯碼的用于地址譯碼的2-4譯碼器譯碼器；輸入輸

49、入2位地址信號，譯碼產(chǎn)生位地址信號，譯碼產(chǎn)生4個不同的選通輸出；個不同的選通輸出；l外部的結(jié)構(gòu)圖外部的結(jié)構(gòu)圖l引腳作用：引腳作用：輸入信號輸入信號A、B引入所要譯碼的兩位地址信號；引入所要譯碼的兩位地址信號；輸出信號輸出信號/Y0 /Y3 對應(yīng)每一個存儲單元，低電平有效；對應(yīng)每一個存儲單元，低電平有效；使能信號使能信號/G ：當(dāng)且僅當(dāng)當(dāng)且僅當(dāng)/G0時，譯碼器正常工作；時，譯碼器正常工作；使能使能控制端控制端地址地址輸入端輸入端選選通通輸輸出出端端2Y12Y2G1G21A1B1Y01Y11Y21Y32Y02Y32A2B2022-7-36474LS139譯碼器的邏輯功能表譯碼器的邏輯功能表2022

50、-7-365l存儲器地址段分析：存儲器地址段分析： A15 A11 A10 A9 A0 0110 0 0 0 0 0000 0000 0110 0 1 1 1 1111 1111 0110 1 0 0 0 0000 0000 0110 1 0 1 1 1111 1111l存儲芯片選擇存儲芯片選擇系統(tǒng)程序區(qū)：系統(tǒng)程序區(qū)：1片片2K8ROM用戶程序區(qū)：用戶程序區(qū)：2片片1K4RAM，做位擴(kuò)展，做位擴(kuò)展 例例1.設(shè)設(shè)CPU有有16根地址線，根地址線，8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用/MREQ作訪存控制信號作訪存控制信號現(xiàn)有下列芯片：現(xiàn)有下列芯片：1K4RAM；4K8RAM；8K8RAM；2K8ROM；

51、4K8ROM；8K8ROM及及74LS138等電路等電路要求：構(gòu)成要求：構(gòu)成地址為地址為600067FFH的系統(tǒng)程序區(qū)、地址為的系統(tǒng)程序區(qū)、地址為68006BFFH的用戶程序區(qū)的用戶程序區(qū)，選擇芯片并畫出邏輯連接圖。，選擇芯片并畫出邏輯連接圖。系統(tǒng)程序區(qū)系統(tǒng)程序區(qū)2K8位位用戶程序區(qū)用戶程序區(qū)1K8位位再做字?jǐn)U展再做字?jǐn)U展6000H67FFH6800H6BFFH2022-7-366芯片及引腳分析芯片及引腳分析l2K8ROM地址線：地址線：A0A10數(shù)據(jù)線：數(shù)據(jù)線：D0D7控制線：控制線：/CSl1K4RAM地址線：地址線：A0A9數(shù)據(jù)線：數(shù)據(jù)線：D0D3控制線：控制線：/CS、/WElCPU地

52、址線：地址線：A0A15數(shù)據(jù)線：數(shù)據(jù)線：D0D7控制線：控制線：/WE、/MREQ2K8ROMA0A10D0D7/CS/CS1K4RAMA0A9D0D3/WEA15A11 0110 0 A15A10 0110 10 A15A12 0110應(yīng)使用應(yīng)使用A15A11作為地作為地址譯碼信號，產(chǎn)生各址譯碼信號，產(chǎn)生各存儲芯片的存儲芯片的/CS2022-7-367邏輯連接圖邏輯連接圖1K4RAMA9A0D3D0/WE/CS1K4RAMA9A0D3D0/WE/CS2K8ROMA10A0D7 D0/CS74LS138G1/G2A/G2BCBA/Y4/Y5&CPU A14A15/MREQA10A13A12A1

53、1A9A0D3D0D7D4/WE100100110 0000110 12022-7-36832K16RAMA14A0D15D0/WE/CS32K16RAMA14A0D15D0/WE/CSCPU A15A14A0D15D0D31D16/WE32K16RAMA14A0D15D0/WE/CS32K16RAMA14A0D15D0/WE/CS12022-7-369譯碼設(shè)計方案譯碼設(shè)計方案2&A15A14A13A12A1111選通選通ROM區(qū)區(qū)A10選通選通RAM區(qū)區(qū)2022-7-370l可選存儲芯片：可選存儲芯片：1K4RAM；4K8RAM；8K8RAM；2K8ROM；4K8ROM；8K8ROM；l存儲

54、器地址分析：存儲器地址分析：最小最小8K系統(tǒng)程序區(qū)系統(tǒng)程序區(qū) 0000 0000 0000 0000 0001 1111 1111 1111接下來的接下來的16K用戶程序區(qū)用戶程序區(qū) 0010 0000 0000 0000 0011 1111 1111 1111 0100 0000 0000 0000 0101 1111 1111 1111最大最大4K系統(tǒng)程序工作區(qū)系統(tǒng)程序工作區(qū) 1111 0000 0000 0000 1111 1111 1111 1111例例2. CPU及芯片同上題，要求主存地址空間滿足：最小及芯片同上題，要求主存地址空間滿足：最小8K為系統(tǒng)程序區(qū)，與其相鄰的為系統(tǒng)程序區(qū)，

55、與其相鄰的16K地址為用戶程序區(qū)，最地址為用戶程序區(qū)，最大大4K地址空間為系統(tǒng)程序工作區(qū)，劃出邏輯圖及指出地址空間為系統(tǒng)程序工作區(qū)，劃出邏輯圖及指出芯片種類及片數(shù)。芯片種類及片數(shù)。1片片8K8ROM，高，高3位地址為位地址為0002片片8K8RAM，高，高3位地址為位地址為001、0101片片4K8RAM，高，高4位地址為位地址為1111（哈爾濱工業(yè)大學(xué)（哈爾濱工業(yè)大學(xué)19991999年研究生試題）年研究生試題）2022-7-371邏輯連接圖邏輯連接圖4K8RAMA11A0D7D0/WE/CS8K8RAMA12A0D7D0/WE/CS8K8ROMA12A0D7 D0/CSCPU /MREQA1

56、2A15A14A13A11A0D7D0/WE8K8RAMA12A0D7D0/WE/CS+5V74LS138G1/G2A/G2BCBA/Y0/Y1/Y2/Y7000001010&1112022-7-372例例3. 某機地址總線某機地址總線16根根(A15A0) ，雙向數(shù)據(jù)總線，雙向數(shù)據(jù)總線8根根(D7D0)，控制總線有控制總線有/MREQ(允許訪存低有效允許訪存低有效)，R/W(讀讀/寫寫)，主存地，主存地址空間分配如下：址空間分配如下：08191為系統(tǒng)程序區(qū)；為系統(tǒng)程序區(qū)；819232767為用戶程序區(qū)；為用戶程序區(qū)；最后最后2K地址空間為系統(tǒng)程序工作區(qū)；地址空間為系統(tǒng)程序工作區(qū)；上述地址為十

57、進(jìn)制，按字節(jié)編址，現(xiàn)有如下芯片上述地址為十進(jìn)制，按字節(jié)編址，現(xiàn)有如下芯片 ROM：8K8位位 RAM：16K1、2K8、4K8、8K8 請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機主存儲器，畫出請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機主存儲器，畫出主存儲器與主存儲器與CPU連接邏輯圖連接邏輯圖(用用3:8譯碼器譯碼器74LS138作片選邏作片選邏輯輯) 說明選哪些存儲器芯片，選多少片說明選哪些存儲器芯片，選多少片 ？（哈爾濱工業(yè)大學(xué)（哈爾濱工業(yè)大學(xué)19991999年研究生試題）年研究生試題）2022-7-373lCPU：16根地址線，根地址線，8根數(shù)據(jù)線根數(shù)據(jù)線l地址分配：地址分配：08191，共，共

58、8KB（81024）000 0 0000 0000 0000 000 1 1111 1111 1111819232767，共，共32768-8192=24576=241024=24KB001 0 0000 0000 0000 001 1 1111 1111 1111010 0 0000 0000 0000 010 1 1111 1111 1111011 0 0000 0000 0000 011 1 1111 1111 1111最后最后2K111 1 1000 0000 0000 111 1 1111 1111 1111分分 析析1片片8K8ROM高高3位地址為位地址為0003片片8K8RAM高

59、高3位地址分別為位地址分別為001、010、0111片片2K8RAM，高，高5位地址為位地址為111 112022-7-374邏輯連接圖邏輯連接圖2K8RAMA10A0D7D0/WE/CS8K8RAMA12A0D7D0/WE/CS8K8ROMA12A0D7 D0/CS8K8RAMA12A0D7D0/WE/CS+5V&8K8RAMA12A0D7D0/WE/CSCPU /MREQA11A15A14A12A10A0D7D0/WEA1374LS138G1/G2A/G2BCBA/Y0/Y1/Y2/Y7/Y32022-7-375存儲器設(shè)計的連接要點存儲器設(shè)計的連接要點l地址線的連接地址線的連接用用CPU的

60、低位地址線的低位地址線與芯片地址線直接連接；與芯片地址線直接連接；l數(shù)據(jù)線的連接數(shù)據(jù)線的連接用用CPU的對應(yīng)位數(shù)據(jù)線的對應(yīng)位數(shù)據(jù)線與芯片的數(shù)據(jù)線直接連接；與芯片的數(shù)據(jù)線直接連接；l讀讀/寫控制信號線的連接寫控制信號線的連接用用CPU的讀的讀/寫控制信號線寫控制信號線直接與存儲芯片直接連接；直接與存儲芯片直接連接；l片選線的連接片選線的連接一般使用一般使用CPU的高位地址線的和的高位地址線的和CPU的訪存允許控制信號的訪存允許控制信號線線/MREQ，經(jīng)譯碼器譯碼后產(chǎn)生各芯片的片選信號。，經(jīng)譯碼器譯碼后產(chǎn)生各芯片的片選信號。關(guān)鍵點，也是最容易出錯的地方。關(guān)鍵點，也是最容易出錯的地方。2022-7-