1、電子技術(shù)及應用電子技術(shù)及應用第第6章章 組合邏輯電路分析與設(shè)計組合邏輯電路分析與設(shè)計第第6章章 組合邏輯電路分析與設(shè)計組合邏輯電路分析與設(shè)計6.1 集成門電路集成門電路 6.2 組合邏輯電路分析組合邏輯電路分析 6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計 6.4 譯碼器譯碼器 6.5 編碼器編碼器 6.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 總結(jié)總結(jié)+習題習題 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.1 數(shù)字電路的分類數(shù)字電路的分類隨著數(shù)字電子技術(shù)的發(fā)展，分立元件構(gòu)成的數(shù)字電路已經(jīng)很少隨著數(shù)字電子技術(shù)的發(fā)展，分立元件構(gòu)成的數(shù)字電路已經(jīng)很少使用，取而代之的

2、是數(shù)字集成電路。所謂數(shù)字集成電路是指將使用，取而代之的是數(shù)字集成電路。所謂數(shù)字集成電路是指將元器件和連線集成于同一半導體芯片上而制成的數(shù)字邏輯電路元器件和連線集成于同一半導體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)?；蛳到y(tǒng)。1. 按電路邏輯功能的不同，可以分為組合邏輯電路和時序邏輯電路按電路邏輯功能的不同，可以分為組合邏輯電路和時序邏輯電路。2. 按集成電路的大小規(guī)模不同又分為小規(guī)模集成電路（按集成電路的大小規(guī)模不同又分為小規(guī)模集成電路（SSI）、中）、中規(guī)模集成電路（規(guī)模集成電路（MSI）、大規(guī)模集成電路（）、大規(guī)模集成電路（LSI）和超大規(guī)模集成）和超大規(guī)模集成電路（電路（VLSI）。）。3. 按

3、電路所用器件的不同，又可分為單極性電路和雙極性電路。按電路所用器件的不同，又可分為單極性電路和雙極性電路。最常用的單極性電路是最常用的單極性電路是CMOS（Complementary Symmetry Metal Oxide Semiconductor）電路，最常用的雙極性電路是）電路，最常用的雙極性電路是TTL（Transistor-Transistor-Logic）電路。）電路。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.1 數(shù)字電路的分類數(shù)字電路的分類圖圖6-1 數(shù)字集成門電路實物圖數(shù)字集成門電路實物圖（a）雙列直插式）雙列直插式 （b

4、）貼片式）貼片式 圖6-2 數(shù)字集成電路管腳號排布規(guī)律第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.1 數(shù)字電路的分類數(shù)字電路的分類第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.1 數(shù)字電路的分類數(shù)字電路的分類第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點 TTLTTL與非門電路構(gòu)成與非門電路構(gòu)成 1. 輸入級：輸入級：R1、T1T1為多發(fā)射極晶體管為多發(fā)射極晶體管 T1 A B VCC（

5、5V） F R1 4K R2 1.6K R3 1K R4 130 T2 T3 T4 D Uc2 Ue2 輸入極輸入極中間極中間極輸出極輸出極三極管特性三極管特性TTL電平電平 2. 中間級：中間級：R2、T2、R3 產(chǎn)生兩個相反的信號，產(chǎn)生兩個相反的信號，用以驅(qū)動輸出級。用以驅(qū)動輸出級。3. 輸出級輸出級: R4、T3、T4、D輸出級特點：輸出級特點：靜態(tài)功耗低靜態(tài)功耗低開關(guān)速度快開關(guān)速度快這種電路結(jié)構(gòu)稱這種電路結(jié)構(gòu)稱為推拉式電路為推拉式電路第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點

6、 TTLTTL與非門電路工作原理與非門電路工作原理設(shè)輸入信號高低電平分別為設(shè)輸入信號高低電平分別為 UiH=3.6V; UiL=0.3VPN結(jié)正向?qū)妷簽榻Y(jié)正向?qū)妷簽?.7V; T1 A B VCC（5V） F R1 4K R2 1.6K R3 1K R4 130 T2 T3 T4 D Uc2 Ue2 1. 輸入中有輸入中有低電平低電平T1管發(fā)射結(jié)導通，管發(fā)射結(jié)導通，T1管飽和管飽和 由于由于T2基極電壓僅為基極電壓僅為（0.3 V ） ,故故T2、 T4均截止均截止 T3、D導通，輸出約為導通，輸出約為3.6V（5-0.7-0.7=3.6）。）。 輸出輸出高電平高電平1。第第6章章 組

7、合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路設(shè)輸入信號高低電平分別為設(shè)輸入信號高低電平分別為 UiH=3.6V; UiL=0.3VPN結(jié)正向?qū)妷簽榻Y(jié)正向?qū)妷簽?.7V; T1 A B VCC（5V） F R1 4K R2 1.6K R3 1K R4 130 T2 T3 T4 D Uc2 Ue2 2. 輸入均為輸入均為高電平高電平 T1管處于管處于倒置倒置工作狀態(tài)（工作狀態(tài)（be結(jié)結(jié)反偏，反偏，bc結(jié)正偏）；結(jié)正偏）；T2管處于飽和工作狀態(tài)；管處于飽和工作狀態(tài)；T3管處于管處于截止截止工作狀態(tài)工作狀態(tài);T4管處于管處于飽和飽和工作狀態(tài)工作狀態(tài); TTLTTL

8、與非門電路工作原理與非門電路工作原理6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點F輸出為輸出為“0”。綜合上面兩種情況綜合上面兩種情況, ,該電路該電路實現(xiàn)實現(xiàn)與非與非功能。功能。ABF 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點 CMOS CMOS非門電路結(jié)構(gòu)非門電路結(jié)構(gòu) CMOSCMOS邏輯門電路是由邏輯門電路是由N N溝道溝道MOSFETMOSFET和和P P溝溝道道MOSFETMOSFET互補而成，通常稱為互補型互補而成，通常稱為互補型MOSMOS邏輯電

9、路，簡稱邏輯電路，簡稱CMOSCMOS邏輯電路。邏輯電路。要求電源要求電源VDD大于兩管開啟電大于兩管開啟電壓絕對值之和，即壓絕對值之和，即VDD（VTN+|VTP|），且），且TN=|VTP|。VVVVVVDDTPTNDDTPTN(a)(b)iiooCMOSCMOS非門電路非門電路 (a) (a) 電路圖電路圖 (b) (b) 簡化電路簡化電路 （1 1）當輸入為低電平，）當輸入為低電平，即即Vi=0VVi=0V時，時，TNTN截止，截止，TPTP導通，導通，TNTN的截止電阻約為的截止電阻約為500M500M，TPTP的導通電阻約的導通電阻約為為750750，所以輸出，所以輸出VOVDDV

10、OVDD，即，即VoVo為高電平。為高電平。CMOS門電路門電路 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點CMOSCMOS非門電路非門電路 (a) (a) 電路圖電路圖 (b) (b) 簡化電路簡化電路 （2 2）當輸入為高電平，）當輸入為高電平，即即Vi=VDDVi=VDD時，時，TNTN導通，導通，TPTP截止，截止，TNTN的導通電阻約為的導通電阻約為750750，TPTP的截止電阻約的截止電阻約為為500M500M，所以輸出，所以輸出Vo0VVo0V，即，即VoVo為低電平

11、。為低電平。所以該電路實現(xiàn)了非邏輯。所以該電路實現(xiàn)了非邏輯。 通過以上分析可以通過以上分析可以看出，在看出，在CMOSCMOS非門非門電路中，無論電路電路中，無論電路處于何種狀態(tài)，處于何種狀態(tài)，TNTN、TPTP中總有一個截止，中總有一個截止，所以它的靜態(tài)功耗所以它的靜態(tài)功耗極低，有微功耗電極低，有微功耗電路之稱。路之稱。VVVVVVDDTPTNDDTPTN(a)(b)iioo要求電源要求電源VDD大于兩管開啟電大于兩管開啟電壓絕對值之和，即壓絕對值之和，即VDD（VTN+|VTP|），且），且TN=|VTP|。 CMOS CMOS非門電路結(jié)構(gòu)非門電路結(jié)構(gòu)第第6章章 組合邏輯電路的分析與設(shè)計組

12、合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點 CMOSCMOS與非門和與非門和CMOSCMOS或非門或非門CMOSCMOS與非門電路與非門電路 CMOSCMOS或非門電路或非門電路第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點1.1.電源電壓：電源電壓：( (略略) )2.2.電壓傳輸特性：電壓傳輸特性：3.3.輸入噪聲容限輸入噪聲容限：4. 輸入負載特性輸入負載特性5.5.輸出特性、扇出系數(shù)，灌電流，拉電流：輸出特

13、性、扇出系數(shù)，灌電流，拉電流：6.6.傳輸延時與功耗：傳輸延時與功耗： TTLTTL與與CMOSCMOS器件性能指標：器件性能指標：幻燈幻燈片片 26&VVVoVi1.02.03.04.0ABCDE2.4V0.4VOL（max）VOH（min）VVoViOFFVONV(V)(V)A(0V,3.6V)B(0.6V,3.6V)C(1.3V,2.48V)D(1.4V,0.3V)E(3.6V,0.3V) TTLTTL與非門的電壓傳輸特性與非門的電壓傳輸特性 TTLTTL與與CMOSCMOS器件性能指標器件性能指標( (輸入特性輸入

14、特性TTLTTL電壓傳輸特性電壓傳輸特性) )第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點TTLTTL（74LS0074LS00）、）、CMOSCMOS電路電壓傳輸特性比較電路電壓傳輸特性比較 TTLTTL與與CMOSCMOS器件性能指標器件性能指標( (輸入特性輸入特性CMOSCMOS電壓傳輸特性電壓傳輸特性) )第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點 由圖示的電壓傳輸

15、特性由圖示的電壓傳輸特性可知，在輸入電壓可知，在輸入電壓vI偏離正偏離正常低電平或高電平時，輸出常低電平或高電平時，輸出電壓電壓vo并不隨之馬上改變，并不隨之馬上改變，允許輸入電壓有一定的變化允許輸入電壓有一定的變化范圍。范圍。輸入端噪聲容限：輸入端噪聲容限：是指在是指在保證輸出高、低電平基本保證輸出高、低電平基本不變（不超過規(guī)定范圍）不變（不超過規(guī)定范圍）時，允許輸入信號高、低時，允許輸入信號高、低電平的波動范圍電平的波動范圍 TTLTTL與與CMOSCMOS器件性能指標器件性能指標( (輸入噪聲容限輸入噪聲容限) )第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門

16、電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點 TTLTTL與與CMOSCMOS器件性能指標器件性能指標( (輸入特性輸入特性TTLTTL噪聲容限噪聲容限) )1. TTL標稱高電平：3.6V2. TTL標稱低電平：0.3V3. UILmax輸入低電平最大值（0.8V）4.UIHmin輸入高電平最小值（2.0V）5.UOLmax輸出低電平最大值（0.4V）6.UOHmin輸入高電平最小值（6.4V）7.閾值電平（1.4V）：第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集

17、成門電路性能特點 輸入噪聲容限輸入噪聲容限分為輸入高電平噪分為輸入高電平噪聲容限聲容限VNH和輸入和輸入低電平噪聲容限低電平噪聲容限VNL。輸入噪聲容限示意圖輸入噪聲容限示意圖 由圖中可知，由圖中可知，如果是多個門電路如果是多個門電路相連時，前一級門相連時，前一級門電路的輸出即為后電路的輸出即為后一級門電路的輸入一級門電路的輸入輸入低電平噪聲容限輸入高電平噪聲容限minmin2.42.00.4NHOHIHUUUVmaxmaxNLILOLUUUV第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特

18、點集成門電路性能特點TTLTTL與非門的輸入負載特性與非門的輸入負載特性 TTL與CMOS器件性能指標(輸入特性TTL輸入負載特性)第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點TTL帶拉電流負載時的輸出特性帶拉電流負載時的輸出特性 TTL與CMOS器件性能指標(輸出特性)第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點TTL帶灌電流負載時的輸出特性帶灌電流負載時的輸出特性 TTL與

19、CMOS器件性能指標(輸出特性)2、TTL和和CMOS門電路的性能特點門電路的性能特點+V+V13123123D13截止3飽和CC（+5V）TTR截止4c4RCC4Kb1b14KR輸出低電平IILIILIOLC3I=+V+V1312312313DRCCR3導通b14K截止T（+5V）b1Tc4R4CC4K導通輸出高電平IIHIIHOHE4=IITTLTTL與非門帶負載能力與非門帶負載能力 ILOLOLIIN帶灌電流負載的扇出系數(shù)：帶灌電流負載的扇出系數(shù)：帶拉電流負載的扇出系數(shù)：帶拉電流負載的扇出系數(shù)：IHOHOHIIN106 . 116ILOLOLmAmAIIN標準標準TTLTTL：標準標準T

20、TLTTL：1004. 04 . 0IHOHOHmAmAIIN第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點TTL集成邏輯門各子系列重要參數(shù)比較第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點1、接插集成塊時，要認清定位標記，不得插

21、反。2、電源電壓使用范圍為+4.5V+5.5V之間，實驗中要求使用VCC=+5V。電源極性絕對不允許接錯。3、閑置輸入端處理方法(1)輸入懸空，相當于正邏輯“l(fā)”，對于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實驗時允許懸空處理。但輸入端懸空易受外界干擾，導致電路的邏輯功能不正常。因此，對于接有長線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。(2)直接接電源電壓VCC(也可以串入一只110k的固定電阻)或接至某一固定電壓(+6.4V +4.5V)的電源上 。(3)若前級驅(qū)動能力允許，可以與使用的輸入端并聯(lián)。4、輸入端通過電阻接地，電阻值的

22、大小將直接影響電路所處的狀態(tài)。當R680時，輸入端相當于邏輯“0”；當R4.7k時，輸入端相當于邏輯“1”。對于不同系列的器件，要求的阻值不同。5、輸出端不允許并聯(lián)使用(集電極開路門(OC)和三態(tài)輸出門電路(TS)除外。否則不僅會使電路邏輯功能混亂，并會導致器件損壞。6、輸出端不允許直接接地或直接接+5V電源，否則將損壞器件，有時為了使后級電路獲得較高的輸出電平，允許輸出端通過電阻R接至VCC，一般取R=35.1k。 TTLTTL集成電路使用注意事項：集成電路使用注意事項：6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點CMOS集成電路的性能特點 ：微功耗CMOS電路的單門靜

23、態(tài)功耗在毫微瓦（nw）數(shù)量級。 高噪聲容限CMOS電路的噪聲容限一般在40%電源電壓以上。 寬工作電壓范圍CMOS電路的電源電壓一般為318伏。 高邏輯擺幅CMOS電路輸出高、低電平的幅度達到全電為VDD， 邏輯“0”為VSS。 高輸入阻抗 CMOS電路的輸入阻抗大于108,一般可達1010。 高扇出能力 CMOS電路的扇出能力大于50。 低輸入電容 CMOS電路的輸入電容一般不大于5PF。 寬工作溫度范圍陶瓷封裝的CMOS電路工作溫度范圍為 - 55 0C 125 0C；塑封的CMOS電路為 40 0C 85 0C。CMOSCMOS電路的特點和使用注意事項：電路的特點和使用注意事項：http

24、:/www.go- 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.2 TTL和和CMOS集成門電路性能特點集成門電路性能特點第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.3 TTL及及CMOS集成門電路的其它形式集成門電路的其它形式一、一、OC門門TTL集電極開路門集電極開路門圖圖2-7 普通的普通的TTL門電路輸出并聯(lián)門電路輸出并聯(lián) 圖圖2-8 OC門（門（a） 結(jié)構(gòu)（結(jié)構(gòu)（b）符號）符號第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.3 TTL及及CMOS

25、集成門電路的其它形式集成門電路的其它形式 即在輸出線上實現(xiàn)了與運算，通過邏輯變換可轉(zhuǎn)換為與或非運即在輸出線上實現(xiàn)了與運算，通過邏輯變換可轉(zhuǎn)換為與或非運算算 圖圖2-9 實現(xiàn)線與實現(xiàn)線與TTL OC門通常有如下的應用：門通常有如下的應用：1. 實現(xiàn)線與實現(xiàn)線與2個個OC門實現(xiàn)線與時的電路如圖門實現(xiàn)線與時的電路如圖2-9所示。此時的邏輯關(guān)系為所示。此時的邏輯關(guān)系為:在數(shù)字系統(tǒng)的接口部分（與外部設(shè)備相聯(lián)接在數(shù)字系統(tǒng)的接口部分（與外部設(shè)備相聯(lián)接的地方）需要有電平轉(zhuǎn)換的時候，常用的地方）需要有電平轉(zhuǎn)換的時候，常用OC門來完成。如圖門來完成。如圖2-10所示。所示。把上拉電阻接到把上拉電阻接到10V電源上

26、，這樣在電源上，這樣在OC門門輸入普通的輸入普通的TTL電平，而輸出高電平就可以電平，而輸出高電平就可以變?yōu)樽優(yōu)?0V。2. 實現(xiàn)電平轉(zhuǎn)換實現(xiàn)電平轉(zhuǎn)換圖圖2-10 2-10 實現(xiàn)電平轉(zhuǎn)換實現(xiàn)電平轉(zhuǎn)換第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.3 TTL及及CMOS集成門電路的其它形式集成門電路的其它形式3. 用做驅(qū)動器用做驅(qū)動器可用它來驅(qū)動發(fā)光二極管、指示燈、繼電器和可用它來驅(qū)動發(fā)光二極管、指示燈、繼電器和脈沖變壓器等。圖脈沖變壓器等。圖2-11是用來驅(qū)動發(fā)光二極管是用來驅(qū)動發(fā)光二極管的電路。的電路。圖圖2-11 2-11 驅(qū)動發(fā)光二極管驅(qū)動

27、發(fā)光二極管OC門使用注意事項門使用注意事項：請正確連接電路，必須將輸出通過一個適當大小的電阻請正確連接電路，必須將輸出通過一個適當大小的電阻連接到電源上。連接到電源上。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.3 TTL及及CMOS集成門電路的其它形式集成門電路的其它形式二、二、TTL三態(tài)輸出門三態(tài)輸出門+VL123123D123D13ABT1b1R3TR4CCTTc2R2VRc2e2c4pEN11&ENABL&ENABL（a）（b）（c）G（a） 電路圖電路圖 （b）EN=0有效的邏輯符號有效的邏輯符號 （c）EN=1有效的邏輯符號有效的

28、邏輯符號圖圖2-12 三態(tài)輸出門三態(tài)輸出門1. 三態(tài)輸出門的結(jié)構(gòu)及工作原理三態(tài)輸出門的結(jié)構(gòu)及工作原理當當EN=1時，時，G輸出為輸出為0，VP=0.3V，D1導通，導通，VC2=1V，T4、D截止；截止；VB1=1V，T2、T3也截止。輸出端也截止。輸出端L看看進去，對地和對電源都相當于開路，進去，對地和對電源都相當于開路，呈現(xiàn)高阻。所以稱這種狀態(tài)為高阻態(tài)。呈現(xiàn)高阻。所以稱這種狀態(tài)為高阻態(tài)。當當EN=0時，時，G輸出為輸出為1 1，VP=3.6V，D1截止截止，電路恢復與非門正常電路，電路恢復與非門正常電路，所以這時電路實現(xiàn)正常與非功能。這所以這時電路實現(xiàn)正常與非功能。這種種EN=0時為正常工

29、作狀態(tài)的三態(tài)門時為正常工作狀態(tài)的三態(tài)門稱為使能端低電平有效的三態(tài)門。稱為使能端低電平有效的三態(tài)門。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.1 集成門電路集成門電路6.1.3 TTL及及CMOS集成門電路的其它形式集成門電路的其它形式2. 三態(tài)門的應用三態(tài)門的應用 （a）單向總線）單向總線 （b）雙向總線）雙向總線 圖圖2-13 三態(tài)門組成的總線三態(tài)門組成的總線CMOS集成門電路的其它形式有；集成門電路的其它形式有；OD門門(漏極開路門漏極開路門:如如40107)，CMOS三態(tài)門，三態(tài)門，CMOS傳輸門，傳輸門，CMOS模擬模擬開關(guān)等。本書不做詳細介紹，請同學開關(guān)等。本書

30、不做詳細介紹，請同學門參閱相關(guān)數(shù)字電路手冊門參閱相關(guān)數(shù)字電路手冊,了解其功了解其功能和應用。能和應用。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.2 組合邏輯電路分析組合邏輯電路分析 一、組合邏輯電路的特點一、組合邏輯電路的特點圖圖6-21 6-21 組合邏輯電路的框圖組合邏輯電路的框圖組合邏輯電路的特點是：輸出狀態(tài)只組合邏輯電路的特點是：輸出狀態(tài)只與當前的輸入狀態(tài)有關(guān)，而與電路原與當前的輸入狀態(tài)有關(guān)，而與電路原來的狀態(tài)無關(guān)。來的狀態(tài)無關(guān)。 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.2 組合邏輯電路分析組合邏輯電路分析 二、組合邏輯電路的分析步驟二、組

31、合邏輯電路的分析步驟圖圖6-22 6-22 組合邏輯電路分析步驟組合邏輯電路分析步驟三、三、組合邏輯電路分析案例組合邏輯電路分析案例【例例2-1】分析圖分析圖2-23所示電路的邏輯功能。所示電路的邏輯功能。11ABCF第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.2 組合邏輯電路分析組合邏輯電路分析三、三、組合邏輯電路分析案例組合邏輯電路分析案例【例【例6-1】分析圖】分析圖6-23所示電路的邏輯功能。所示電路的邏輯功能。11ABCF解：解：1）由于該電路比較簡單，）由于該電路比較簡單，可以直接寫出輸出變量可以直接寫出輸出變量F與輸入與輸入變量變量A、B、C之間的關(guān)系表達式之

32、間的關(guān)系表達式。2）列出功能真值表，見表）列出功能真值表，見表6-7。3）從邏輯真值表可以看出：該電）從邏輯真值表可以看出：該電路為判奇電路，當三個輸入變量路為判奇電路，當三個輸入變量A、B、C中有奇數(shù)個中有奇數(shù)個1時，輸出時，輸出F為為1。否。否則輸出則輸出F為為0。 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.2 組合邏輯電路分析組合邏輯電路分析三、三、組合邏輯電路分析案例組合邏輯電路分析案例【例【例6-2】分析圖】分析圖6-24電路的邏輯功能。電路的邏輯功能。； ； 解：解：1) 逐級在門電路的輸出端標出符逐級在門電路的輸出端標出符號，如號，如右右中的中的F1、F2、

33、F3。2) 逐級寫出邏輯表達式：逐級寫出邏輯表達式： F1=AB F2=AC F3=BC3) 寫出輸出寫出輸出F的表達式：的表達式： F=AB+AC+BC4) 列出功能真值表，見表列出功能真值表，見表2-7： 5) 判斷邏輯功能：判斷邏輯功能：根據(jù)功能真值表可以判斷，本電路為三人表決器電路。根據(jù)功能真值表可以判斷，本電路為三人表決器電路。三人表決器常用于表決時，在三人中若有兩人或兩人以上同意三人表決器常用于表決時，在三人中若有兩人或兩人以上同意通過某一決議時，決議才能生效。通過某一決議時，決議才能生效。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計【例【例6-3】分析圖】分析圖6

34、-25電路的邏輯功能。電路的邏輯功能。6.2 組合邏輯電路分析組合邏輯電路分析三、三、組合邏輯電路分析案例組合邏輯電路分析案例第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計一、組合邏輯電路設(shè)計步驟一、組合邏輯電路設(shè)計步驟6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計（1）根據(jù)實際問題進行邏輯抽象（邏輯假設(shè)）；）根據(jù)實際問題進行邏輯抽象（邏輯假設(shè)）；（2）確定輸入變量、輸出變量之間的邏輯關(guān)系確定輸入變量、輸出變量之間的邏輯關(guān)系， 列出真值表；列出真值表；（3）根據(jù)真值表，）根據(jù)真值表，確定邏輯函數(shù)表達式；確定邏輯函數(shù)表達式；（4）根據(jù)器件要求，變換邏輯函數(shù)表達式；根據(jù)器件要求，變換邏輯函

35、數(shù)表達式；（5）畫出邏輯電路圖；）畫出邏輯電路圖；（6）電路裝接與調(diào)試；）電路裝接與調(diào)試；（7）電路邏輯功能檢測）電路邏輯功能檢測；（7）設(shè)計文檔的撰寫）設(shè)計文檔的撰寫。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計二、組合邏輯電路設(shè)計案例二、組合邏輯電路設(shè)計案例6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計【例【例6-4】試用基本門電路設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的試用基本門電路設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。每組信號燈由紅、黃、綠三盞燈組成，正常情況下，邏輯電路。每組信號燈由紅、黃、綠三盞燈組成，正常情況下，每個時刻必須有一盞信號燈點亮，且只允許一盞信號燈點亮。每個時刻

36、必須有一盞信號燈點亮，且只允許一盞信號燈點亮。當出現(xiàn)其它五種點亮狀態(tài)時，電路發(fā)生故障，且要求發(fā)出故障當出現(xiàn)其它五種點亮狀態(tài)時，電路發(fā)生故障，且要求發(fā)出故障告警信號。以提醒維護人員前去維修。告警信號。以提醒維護人員前去維修。解：解：1、首先進行邏輯抽象、首先進行邏輯抽象 設(shè)設(shè)紅、黃、綠三盞燈的狀態(tài)為輸紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用入變量，分別用A（紅燈紅燈）、）、B（黃燈黃燈）、）、C（綠燈綠燈）表示，當燈亮時，取其邏輯）表示，當燈亮時，取其邏輯狀態(tài)為狀態(tài)為“1”,當燈滅時，取其邏輯狀態(tài)當燈滅時，取其邏輯狀態(tài)為為“0”。故障信號燈為輸出變量，用。故障信號燈為輸出變量，用F表示，燈亮為表

37、示，燈亮為“1”狀態(tài)，燈滅為狀態(tài)，燈滅為“0”狀態(tài)。狀態(tài)。根據(jù)題意可列出真值表，見表根據(jù)題意可列出真值表，見表6-9。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計二、組合邏輯電路設(shè)計案例二、組合邏輯電路設(shè)計案例& 1ABCF&111&本題提示：按題目要求用小規(guī)模集成門電路實現(xiàn)，沒有其他特殊本題提示：按題目要求用小規(guī)模集成門電路實現(xiàn)，沒有其他特殊要求，所以不必進行邏輯變換。要求，所以不必進行邏輯變換。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計二、組合邏輯電路設(shè)計案例二、組合邏輯電路設(shè)

38、計案例【例【例6-5】試用】試用 74LS00和和74LS86設(shè)計半加器電路和全加器電路，設(shè)計半加器電路和全加器電路，功能真值表如表功能真值表如表6 6-10和表和表6 6-11所示。所示。解：該數(shù)字電路是一個數(shù)值問題的設(shè)計。不必進行邏輯假設(shè)和邏輯抽象。解：該數(shù)字電路是一個數(shù)值問題的設(shè)計。不必進行邏輯假設(shè)和邏輯抽象。 從表從表6-10半加器真值表可以看出：半加器即二個一位二進制數(shù)相加，半加器真值表可以看出：半加器即二個一位二進制數(shù)相加，0+0=0，0+1=1，1+0=1，1+1=10。 從表從表6-11全加器真值表看出：全加器就是兩個一位二進制數(shù)且考慮前一全加器真值表看出：全加器就是兩個一位二

39、進制數(shù)且考慮前一位進位位進位Ci-1 共三位二進制數(shù)相加的加法器電路。共三位二進制數(shù)相加的加法器電路。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計二、組合邏輯電路設(shè)計案例二、組合邏輯電路設(shè)計案例【例【例6-5】試用】試用 74LS00和和74LS86設(shè)計半加器電路和全加器電路，設(shè)計半加器電路和全加器電路，功能真值表如表功能真值表如表6 6-10和表和表6 6-11所示。所示。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計二、組合邏輯電路設(shè)計案例二、組合邏輯電路設(shè)計案例【例【例6-5】試

40、用】試用 74LS00和和74LS86設(shè)計半加器電路和全加器電路，設(shè)計半加器電路和全加器電路，功能真值表如表功能真值表如表2-10和表和表2-11所示。所示。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計一、競爭與冒險現(xiàn)象一、競爭與冒險現(xiàn)象 在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門電路在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門電路的傳輸延遲時間的不同，則到達電路中某一會合點的時間有先有的傳輸延遲時間的不同，則到達電路中某一會合點的時間有先有后，這種現(xiàn)象稱為后，這種現(xiàn)

41、象稱為競爭競爭。1A&FFAAtpd 由于競爭而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的由于競爭而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺）尖峰脈沖（毛刺），這種現(xiàn)象稱為，這種現(xiàn)象稱為冒險冒險。0AAF 正脈沖正脈沖“1”型冒險型冒險第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計1&BACF1AAtpdCAABF ABAC1AAF 當當B=C=1B=C=1時，時，注意：競爭的存在不一定都會產(chǎn)生冒險（毛刺）。注意：競爭的存在不一定都會產(chǎn)

42、生冒險（毛刺）。由于不同的傳輸路徑的門電路的由于不同的傳輸路徑的門電路的延遲延遲造成的競爭造成的競爭自競爭自競爭。負脈沖負脈沖“0”0”型冒險型冒險第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計&ABYABY 由于門電路的兩個輸入信號同時向相反的電平跳變時由于門電路的兩個輸入信號同時向相反的電平跳變時有時間差造成的競爭有時間差造成的競爭互競爭。互競爭。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯

43、電路設(shè)計組合邏輯電路設(shè)計 一個變量以原變量和反變量出現(xiàn)在邏輯函數(shù)一個變量以原變量和反變量出現(xiàn)在邏輯函數(shù)F F中時，則該變中時，則該變量是具有競爭條件的變量。如果消去其他變量（令其他變量為量是具有競爭條件的變量。如果消去其他變量（令其他變量為0 0或或1 1），留下具有競爭條件的變量），留下具有競爭條件的變量。若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生則產(chǎn)生負負的尖峰脈沖的冒險現(xiàn)象，的尖峰脈沖的冒險現(xiàn)象，“0”0”型冒險；型冒險；若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生則產(chǎn)生正正的尖峰脈沖的冒險現(xiàn)象，的尖峰脈沖的冒險現(xiàn)象，“1”1”型冒險。型冒險。 二、競爭冒險現(xiàn)象的檢查方法二、競爭冒險現(xiàn)象的檢查方法1 1、代數(shù)識別法、代數(shù)

44、識別法AAF AAF 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計CAABY ”型冒險”型冒險存在“存在“時，時，當當0 AAY1CB 例：用代數(shù)識別法檢查競爭冒險現(xiàn)象。例：用代數(shù)識別法檢查競爭冒險現(xiàn)象。解：解：A是具有競爭條件的變量。是具有競爭條件的變量。二、競爭冒險現(xiàn)象的檢查方法二、競爭冒險現(xiàn)象的檢查方法1 1、代數(shù)識別法、代數(shù)識別法第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合

45、邏輯電路設(shè)計CABAACY 例：用代數(shù)識別法判斷電路是否存在冒險現(xiàn)象。例：用代數(shù)識別法判斷電路是否存在冒險現(xiàn)象。解：解：A A和和C C是具有競爭條件的變量。是具有競爭條件的變量。型冒險型冒險存在存在變量變量時，時，當當0A AAY1CB 變量變量C C不存在冒險現(xiàn)象。不存在冒險現(xiàn)象。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計 如果兩卡諾圈如果兩卡諾圈相切相切，而相切處又，而相切處又未未被其它卡諾圈包圍，則可被其它卡諾圈包圍，則可能發(fā)生冒險現(xiàn)象。能發(fā)生冒險現(xiàn)象。 如圖，圖上兩卡諾

46、圈相切，當輸入變量如圖，圖上兩卡諾圈相切，當輸入變量ABCABC由由011011變?yōu)樽優(yōu)?11111時，時，Y Y從一個卡諾圈進入另一個卡諾圈，若把圈外函數(shù)值視為從一個卡諾圈進入另一個卡諾圈，若把圈外函數(shù)值視為0 0，則函，則函數(shù)值可能按數(shù)值可能按 1- 0 -11- 0 -1 變化，從而出現(xiàn)毛刺。變化，從而出現(xiàn)毛刺。2 2、卡諾圖識別法、卡諾圖識別法ABC0100011110Y Y1111CAABY 第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計 毛刺很窄毛刺很窄，因此常在輸出端對

47、地并接濾波電容，因此常在輸出端對地并接濾波電容C，或在本級輸，或在本級輸出端與下級輸入端之間，串接一個積分電路，可將尖峰脈沖消除。出端與下級輸入端之間，串接一個積分電路，可將尖峰脈沖消除。但但C或或R、C的引入會使輸出波形的引入會使輸出波形邊沿變斜邊沿變斜，故參數(shù)要選擇合適，故參數(shù)要選擇合適，一般由實驗確定。一般由實驗確定。 三、競爭冒險現(xiàn)象的消除三、競爭冒險現(xiàn)象的消除1、接入濾波電容法、接入濾波電容法加濾波電路排除冒險加濾波電路排除冒險 (a)RCU0(b)U1U0第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組

48、合邏輯電路設(shè)計組合邏輯電路設(shè)計 毛刺僅發(fā)生在輸入信號變化的瞬間，因此在這段時間內(nèi)先毛刺僅發(fā)生在輸入信號變化的瞬間，因此在這段時間內(nèi)先將門封鎖，待電路進入穩(wěn)態(tài)后，再加選通脈沖使輸出門電路開將門封鎖，待電路進入穩(wěn)態(tài)后，再加選通脈沖使輸出門電路開門。這樣可以抑制尖峰脈沖的輸出。該方法簡單易行，但選通門。這樣可以抑制尖峰脈沖的輸出。該方法簡單易行，但選通信號的作用時間和極性等一定要合適。信號的作用時間和極性等一定要合適。2、引入選通脈沖法、引入選通脈沖法利用選通脈沖克服冒險利用選通脈沖克服冒險選通脈沖選通脈沖1ABCL&D111ALD選通脈沖選通脈沖ABCAB=C=1B=C=1第第6章章 組合邏輯電路

49、的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.3.3組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險6.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計3、修改邏輯設(shè)計法增加冗余項、修改邏輯設(shè)計法增加冗余項 只要在其卡諾圖上兩卡諾圈相切處加一個卡諾圈，即只要在其卡諾圖上兩卡諾圈相切處加一個卡諾圈，即增加了一個冗余項，就可消除邏輯冒險。增加了一個冗余項，就可消除邏輯冒險。BCCAABY ABC0100011110Y Y1111CAABY 當所處理的數(shù)據(jù)的速度和競爭冒險脈沖的時間當所處理的數(shù)據(jù)的速度和競爭冒險脈沖的時間可比擬時，必須考慮競爭冒險現(xiàn)象可比擬時，必須考慮競爭冒險現(xiàn)象第第6章章 組合邏輯電路的分析與設(shè)計組

50、合邏輯電路的分析與設(shè)計 6.4.1顯示譯碼器顯示譯碼器6.4 譯碼器譯碼器1數(shù)碼顯示器件數(shù)碼顯示器件在數(shù)字系統(tǒng)中，常常需要將數(shù)字、字母、符號等直觀地顯示在數(shù)字系統(tǒng)中，常常需要將數(shù)字、字母、符號等直觀地顯示出來，供人們讀取或監(jiān)視系統(tǒng)的工作情況。能夠顯示數(shù)字、字出來，供人們讀取或監(jiān)視系統(tǒng)的工作情況。能夠顯示數(shù)字、字母或符號的器件稱為數(shù)字顯示器。母或符號的器件稱為數(shù)字顯示器。常用的數(shù)字顯示器有多種類型。按發(fā)光的材料不同可分為熒光常用的數(shù)字顯示器有多種類型。按發(fā)光的材料不同可分為熒光管顯示器、半導體發(fā)光二極管顯示器管顯示器、半導體發(fā)光二極管顯示器(LED)、液晶顯示器、液晶顯示器(LCD)等。按顯示方

51、式分，有字型重疊式、點陣式、分段式等。目前等。按顯示方式分，有字型重疊式、點陣式、分段式等。目前常用的有常用的有LED數(shù)碼顯示器和數(shù)碼顯示器和LCD液晶顯示器。液晶顯示器。LED七段數(shù)碼管七段數(shù)碼管COMCOMaabbccddeeffggDPDP 圖圖2-42數(shù)碼顯示器的內(nèi)部接法數(shù)碼顯示器的內(nèi)部接法 （a）共陽極接法）共陽極接法 （b）共陰極接法）共陰極接法 （c）LC5011管腳圖第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.1顯示譯碼器顯示譯碼器6.4 譯碼器譯碼器2. 顯示譯碼驅(qū)動器顯示譯碼驅(qū)動器顯示譯碼器的作用是將輸入的二進顯示譯碼器的作用是將輸入的二進制碼轉(zhuǎn)換

52、為能控制發(fā)光二極管制碼轉(zhuǎn)換為能控制發(fā)光二極管（LED）顯示器、液晶（）顯示器、液晶（LCD）顯）顯示器及熒光數(shù)碼管等顯示器件的信號，示器及熒光數(shù)碼管等顯示器件的信號，以實現(xiàn)數(shù)字及符號的顯示。以實現(xiàn)數(shù)字及符號的顯示。常見的顯示譯碼器分兩類，分別是常見的顯示譯碼器分兩類，分別是4000系列系列CMOS數(shù)字電路（如數(shù)字電路（如CD4511）和）和74系列系列TTL數(shù)字電路數(shù)字電路（如（如74LS247,74LS248）。其中）。其中4000系列工作電壓范圍較寬，可在系列工作電壓范圍較寬，可在318V間選擇；間選擇；74系列工作電壓為系列工作電壓為50.5V，工作電壓范圍較小。工作電壓范圍較小。第第6

53、章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.1顯示譯碼器顯示譯碼器6.4 譯碼器譯碼器 表表6-14CD4511功能真值表功能真值表（Lamp test）：，試燈極，低電平有效，當其為低電平時，）：，試燈極，低電平有效，當其為低電平時，與與CD4511相連的顯示器所有筆畫全部亮，如不亮，則表示該相連的顯示器所有筆畫全部亮，如不亮，則表示該筆畫可能有故障；筆畫可能有故障；（BlankingBlanking）：滅燈極，低電平有效，當其為低電平時，所）：滅燈極，低電平有效，當其為低電平時，所有筆畫熄滅；有筆畫熄滅；LELE（Latch EnableLatch Enable）：）：

54、鎖存極，當其為低電平時，鎖存極，當其為低電平時，CD4511CD4511的輸出與的輸出與輸入的信號有關(guān)，當其為高電平時，輸入的信號有關(guān)，當其為高電平時，CD4511CD4511的輸出僅與該端為高電平前的的輸出僅與該端為高電平前的狀態(tài)有關(guān)，并且無論輸入信號如何變化，輸出保持不變；狀態(tài)有關(guān)，并且無論輸入信號如何變化，輸出保持不變；，D D、C C、B B、A A為為8421BCD8421BCD碼輸入端，其中碼輸入端，其中D D輸入端對應數(shù)碼的最輸入端對應數(shù)碼的最高位，高位，A A輸入端對應最低位；輸入端對應最低位；ag為輸出端。為輸出端。BLLT第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分

55、析與設(shè)計 6.4.1顯示譯碼器顯示譯碼器6.4 譯碼器譯碼器CD4511邏輯功能演示邏輯功能演示第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼器在數(shù)字電路設(shè)計中，通常還用到另一種譯碼器，稱為變量譯碼在數(shù)字電路設(shè)計中，通常還用到另一種譯碼器，稱為變量譯碼器。變量譯碼器是將輸入的二進制碼器。變量譯碼器是將輸入的二進制碼“翻譯翻譯”成與之對應的輸出成與之對應的輸出端為有效高（或低）電平。變量譯碼器是一種將較少的輸入變?yōu)槎藶橛行Ц撸ɑ虻停╇娖?。變量譯碼器是一種將較少的輸入變?yōu)檩^多輸出的組合邏輯器件。使用較多的有較多輸出的組合邏輯器件。使用

56、較多的有2n譯碼器和譯碼器和8421BCD譯譯碼器兩類。碼器兩類。第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼器2）2n譯碼器的電路構(gòu)成譯碼器的電路構(gòu)成圖圖2-46 2-46 輸出高電平有效的輸出高電平有效的2-42-4線譯碼器線譯碼器 (a)(a)電路圖電路圖 （b b）邏輯符號）邏輯符號第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼器2）2n譯碼器的電路構(gòu)成譯碼器的電路構(gòu)成圖圖6-48 6-48 使能端高電平有效譯碼器（使能端高電平有效譯碼器（a a）電路圖

57、（）邏輯符號）電路圖（）邏輯符號第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼器3）譯碼器的功能擴展）譯碼器的功能擴展利用譯碼器的使能端可以方便地擴展譯碼器的容量。可以利利用譯碼器的使能端可以方便地擴展譯碼器的容量?？梢岳糜?-4線的使能端將其擴展其為線的使能端將其擴展其為3-8線譯碼器或線譯碼器或4-16線譯碼器。線譯碼器。圖圖6-49 2-46-49 2-4線譯碼器擴展為線譯碼器擴展為3-83-8線譯碼器線譯碼器第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼

58、器4）集成）集成2-4線譯碼器線譯碼器74LS139簡介簡介圖圖6-50 74LS1396-50 74LS139邏輯符號及管腳圖邏輯符號及管腳圖第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼器5）集成）集成3-8線譯碼器線譯碼器74LS138簡介簡介圖圖6-516-5174LS13874LS138管腳排布及邏輯符號管腳排布及邏輯符號74138邏輯功能演示邏輯功能演示第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.4.2 變量譯碼器變量譯碼器6.4 譯碼器譯碼器2. 二二-十進制譯碼器十進制譯碼器第第6章章 組合

59、邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.5.1 普通編碼器普通編碼器6.5 編碼器編碼器在數(shù)字設(shè)備中，數(shù)據(jù)和信息是用在數(shù)字設(shè)備中，數(shù)據(jù)和信息是用“0”和和“1”組成的二進制代碼組成的二進制代碼來表示的，將若干個來表示的，將若干個“0”和和“1”按一定規(guī)律編排在一起，組成按一定規(guī)律編排在一起，組成不同的代碼，并且賦予每個代碼以固定的含義，這就叫不同的代碼，并且賦予每個代碼以固定的含義，這就叫編碼編碼。編碼器的邏輯功能編碼器的邏輯功能就是把多輸入端中某輸入端上得到有效電平就是把多輸入端中某輸入端上得到有效電平時的狀態(tài)編成一個對應的二進制代碼，其功能與譯碼器相反。時的狀態(tài)編成一個對應的二進

60、制代碼，其功能與譯碼器相反。編碼器的分類編碼器的分類：普通編碼器和優(yōu)先編碼器，通常使用的優(yōu)先編：普通編碼器和優(yōu)先編碼器，通常使用的優(yōu)先編碼器分為碼器分為2 2n n到到n n的二進制編碼器（如的二進制編碼器（如74LS14874LS148）及）及1010線到線到8421BCD8421BCD碼的二碼的二- -十進制編碼器（如十進制編碼器（如74LS14774LS147）兩大類。）兩大類。圖圖6-546-54普通普通3 3位二進制編碼器位二進制編碼器第第6章章 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計 6.5.2 優(yōu)先編碼器優(yōu)先編碼器6.5 編碼器編碼器在優(yōu)先編碼器電路中，將所有輸入端按優(yōu)