1、1第九章 數(shù)字集成電路基本單元與版圖9.1 TTL基本電路 9.2 CMOS基本門(mén)電路及版圖實(shí)現(xiàn)9.3 數(shù)字電路標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì) 9.4 焊盤(pán)輸入輸出單元 9.5 了解CMOS存儲(chǔ)器 29.1 TTL基本電路 圖9.1 TTL反相器的基本電路 3圖9.3 具有多發(fā)射極晶體管的3輸入端與非門(mén)電路：（a）電路圖，（b）符號(hào)4圖9.4 TTL或非門(mén) (a) 電路圖 (b) 符號(hào) 59.2 CMOS反相器1. 電路圖標(biāo)準(zhǔn)的CMOS反相器電路如圖所示。注意1：NMOS和PMOS的襯底是分開(kāi)的，NMOS的襯底接最低電位地，PMOS的襯底接最高電位Vdd。6注意2：NMOS的源極接地， 漏極接高電位；PMOS

2、的源極接Vdd， 漏極接低電位。注意3： 輸入信號(hào)Vi對(duì)兩管來(lái)說(shuō)， 都是加在g和s之間， 但是由于NMOS的s接地， PMOS的s接 Vdd，所以Vi對(duì)兩管來(lái)說(shuō)參考電位是不同的。72. 轉(zhuǎn)移特性 在分析CMOS反相器的特性時(shí)，注意如下事實(shí)：在電路中，PMOS和NMOS地位對(duì)等，功能互補(bǔ)它們都是驅(qū)動(dòng)管，都是有源開(kāi)關(guān)，部分的互為負(fù)載：它們都是增強(qiáng)型 MOSFET對(duì)于NMOS有對(duì)于PMOS有對(duì)輸入和輸出信號(hào)而言，PMOS和NMOS是并聯(lián)的Vi Vtn 導(dǎo)通Vi Vdd - |Vtp| 截止Vi 0， Pdc 0 。213. CMOS反相器的瞬態(tài)特性 研究瞬態(tài)特性與研究靜態(tài)特性不同的地方在于必須考慮負(fù)

3、載電容（下一級(jí)門(mén)的輸入電容）的影響。 脈沖電路上升，下降和延遲時(shí)間的定義，即如圖所示。tr ： (Vo=10%VomaxVo=90%Vomax) tf ： (Vo=90%VomaxVo=10%Vomax) td ： (Vi=50%VimaxVo=50%Vomax) 22i) Vi從1到0, CL充電。 在此過(guò)程中，NMOS和PMOS源、漏極間電壓的變化過(guò)程為：Vdsn：0Vdd|Vdsp|：Vdd0 ，即 123原點(diǎn)CMOS反相器的瞬態(tài)特性23 考慮到上拉管導(dǎo)通時(shí)先為飽和狀態(tài)而后為非飽和狀態(tài)，故輸出脈沖上升時(shí)間可分為兩段來(lái)計(jì)算。CMOS反相器的瞬態(tài)特性24a、飽和狀態(tài)時(shí) 假定VC(0)=0,

4、恒流充電時(shí)間段有 積分得 ， CMOS反相器的瞬態(tài)特性25b、 非飽和狀態(tài)時(shí) 線性充電時(shí)間段有， 積分得， 經(jīng)變量代換，部分分式展開(kāi)，可得， 總的充電時(shí)間為， tr=tr1+tr2 如果Vtp = -0.2 Vdd，則 CMOS反相器的瞬態(tài)特性26ii) Vi從0到1, CL放電 NMOS的導(dǎo)通電流開(kāi)始為飽和狀態(tài)而后轉(zhuǎn)為非飽和狀態(tài)，故與上面類(lèi)似，輸出脈沖的下降時(shí)間也可分為兩段來(lái)計(jì)算。如圖所示。CMOS反相器的瞬態(tài)特性27a、飽和狀態(tài) 假定VC(0)=Vdd，恒流放電時(shí)間段有， 積分得， CMOS反相器的瞬態(tài)特性28b、非飽和狀態(tài) 線性放電時(shí)間段有， CMOS反相器的瞬態(tài)特性29總的放電時(shí)間為

5、tf = tf1 + tf2 如果Vtn = 0.2 Vdd，則 如果Vtn = |Vtp|，bn=bp，則 tr = tf CMOS的輸出波形將是對(duì)稱(chēng)的。CMOS反相器的瞬態(tài)特性30反相器電路圖到符號(hào)電路版圖的轉(zhuǎn)換 （a）電路圖，（b）漏極連線，（c）電源與地線連線，（d）柵極與輸入輸出連線31圖9.20 各種形式的反相器版圖 （a）垂直走向MOS管結(jié)構(gòu)，（b）水平走向MOS管結(jié)構(gòu)，（c）金屬線從管子中間穿過(guò)的水平走向MOS管結(jié)構(gòu)，（d）金屬線從管子上下穿過(guò)的水平走向MOS管結(jié)構(gòu)（e）有多晶硅線穿過(guò)的垂直走向MOS管結(jié)構(gòu)32 并聯(lián)反相器版圖 （a）直接并聯(lián)，（b）共用漏區(qū)，（c）星狀連接 3

6、3CMOS與非門(mén)和或非門(mén) 與非門(mén)和或非門(mén)電路：（a）二輸入與非門(mén)，（b）二輸入或非門(mén) 34與非門(mén)的版圖 （a）按電路圖轉(zhuǎn)換，（b）MOS管水平走向設(shè)計(jì) 35或非門(mén)版圖 （a）輸入向右引線，（b）輸入向上引線 36CMOS傳輸門(mén)和開(kāi)關(guān)邏輯 工作原理 傳輸門(mén)：（a）電路（b）符號(hào); 開(kāi)關(guān)邏輯與或門(mén) 37工作原理 (續(xù))（a）“異或”和（b）“異或非”門(mén)電路 38工作原理 (續(xù))不同功能的線或電路：（a）電路圖，（b）邏輯圖 39CMOS傳輸門(mén)版圖實(shí)現(xiàn) 40三態(tài)門(mén)：（a）常規(guī)邏輯門(mén)結(jié)構(gòu)，（b）帶傳輸門(mén)結(jié)構(gòu) 三態(tài)門(mén) 41三態(tài)門(mén)版圖 42驅(qū)動(dòng)電路 驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖 43驅(qū)動(dòng)電路版圖 449.3 數(shù)字

7、電路標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì) 基本原理 標(biāo)準(zhǔn)單元設(shè)計(jì)流程圖 45庫(kù)單元設(shè)計(jì) 標(biāo)準(zhǔn)單元庫(kù)中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內(nèi)容都包括： （1）邏輯功能； （2）電路結(jié)構(gòu)與電學(xué)參數(shù)； （3）版圖與對(duì)外連接端口的位置； 對(duì)于標(biāo)準(zhǔn)單元設(shè)計(jì)EDA系統(tǒng)而言，標(biāo)準(zhǔn)單元庫(kù)應(yīng)包含以下三個(gè)方面的內(nèi)容： （1）邏輯單元符號(hào)庫(kù)與功能單元庫(kù)； （2）拓?fù)鋯卧獛?kù)； （3）版圖單元庫(kù)。46庫(kù)單元設(shè)計(jì) (續(xù))下圖給出了一個(gè)簡(jiǎn)單反相器的邏輯符號(hào)、單元拓?fù)浜蛦卧鎴D （a）邏輯符號(hào)（b）單元拓?fù)洌╟）單元版圖 479.4 焊盤(pán)輸入輸出單元 9.4.1 輸入單元 輸入單元主要承擔(dān)對(duì)內(nèi)部電路的保護(hù)，一般認(rèn)為外部信號(hào)

8、的驅(qū)動(dòng)能力足夠大，輸入單元不必具備再驅(qū)動(dòng)功能。因此，輸入單元的結(jié)構(gòu)主要是輸入保護(hù)電路。 為防止器件被擊穿，必須為這些電荷提供“泄放通路”，這就是輸入保護(hù)電路。輸入保護(hù)分為單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)。 48輸入單元(續(xù))單二極管、電阻電路 雙二極管、電阻保護(hù)電路 499.4.2 輸出單元 A. 反相輸出I/OPAD 顧名思義，反相輸出就是內(nèi)部信號(hào)經(jīng)反相后輸出。這個(gè)反相器除了完成反相的功能外，另一個(gè)主要作用是提供一定的驅(qū)動(dòng)能力。圖9.37是一種p阱硅柵CMOS結(jié)構(gòu)的反相輸出單元，由版圖可見(jiàn)構(gòu)造反相器的NMOS管和PMOS管的尺寸比較大，因此具有較大的驅(qū)動(dòng)能力。50輸出單元 (續(xù))p阱硅

9、柵CMOS反相輸出I/OPAD 51輸出單元 (續(xù))去鋁后的反相器版圖 52輸出單元 (續(xù))大尺寸NMOS管版圖結(jié)構(gòu)和剖面53輸出單元 (續(xù))反相器鏈驅(qū)動(dòng)結(jié)構(gòu)假設(shè)反相器的輸入電容等于Cg，則當(dāng)它驅(qū)動(dòng)一個(gè)輸入電容為fCg的反相器達(dá)到相同的電壓值所需的時(shí)間為f。如果負(fù)載電容CL和Cg的CL/Cg = Y時(shí)，則直接用內(nèi)部反相器驅(qū)動(dòng)該負(fù)載電容所產(chǎn)生的總延遲時(shí)間為ttol = Y。如果采用反相器鏈的驅(qū)動(dòng)結(jié)構(gòu)，器件的尺寸逐級(jí)放大f倍，則每一級(jí)所需的時(shí)間都是f ，N級(jí)反相器需要的總時(shí)間是Nf。由于每一級(jí)的驅(qū)動(dòng)能力放大f倍，N級(jí)反相器的驅(qū)動(dòng)能力就放大了f N倍，所以f NY。對(duì)此式兩邊取對(duì)數(shù)，得：N=lnY/

10、lnf反相器鏈的總延遲時(shí)間ttol =N*f*=(f/lnf)*lnY 54輸出單元 (續(xù))直接驅(qū)動(dòng)和反相器鏈驅(qū)動(dòng)負(fù)載時(shí)的延遲時(shí)間曲線 55輸出單元 (續(xù))B. 同相輸出I/OPAD 同相輸出實(shí)際上就是“反相反相”，或采用類(lèi)似于圖9.40所示的偶數(shù)級(jí)的反相器鏈。為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動(dòng)能力問(wèn)題。利用鏈?zhǔn)浇Y(jié)構(gòu)可以大大地減小內(nèi)部負(fù)荷。即內(nèi)部電路驅(qū)動(dòng)一個(gè)較小尺寸的反相器，這個(gè)反相器再驅(qū)動(dòng)大的反相器，在同樣的內(nèi)部電路驅(qū)動(dòng)能力下才能獲得較大的外部驅(qū)動(dòng)。56輸出單元 (續(xù))C. 三態(tài)輸出I/OPAD所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀

11、態(tài)。同樣，三態(tài)輸出的正常邏輯信號(hào)也可分為反相輸出和同相輸出。圖9.42是一個(gè)同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖。同相三態(tài)輸出單元電路結(jié)構(gòu) 57輸出單元 (續(xù))同相三態(tài)輸出單元版圖 58輸出單元 (續(xù))D. 漏極開(kāi)路輸出單元漏極開(kāi)路結(jié)構(gòu)實(shí)現(xiàn) 的線邏輯599.4.3 輸入輸出雙向三態(tài)單元（I/O PAD）在許多應(yīng)用場(chǎng)合，需要某些數(shù)據(jù)端同時(shí)具有輸入、輸出的功能，或者還要求單元具有高阻狀態(tài)。在總線結(jié)構(gòu)的電子系統(tǒng)中使用的集成電路常常要求這種I/OPAD。 輸入、輸出雙向三態(tài)單元電路原理圖 609.5 了解CMOS存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器類(lèi)型一覽 61存儲(chǔ)單元的等效電路 (a)DRAM；(b)SRAM；(c)掩膜

12、型(熔絲)ROM；(d)EPROM(EEPROM)；(e)FRAM629.5.1動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） A. DRAM單元的歷史演變過(guò)程(a)含兩個(gè)存儲(chǔ)節(jié)點(diǎn)的四晶體管DRAM單元；(b)含兩條位線和兩條字線的三晶體管DRAM單元；(c)含兩條位線和一條字線的雙晶體管DRAM單元；(d)含一條位線和一條字線的單晶體管DRAM單元63三晶體管DRAM單元的工作原理 上拉和讀寫(xiě)電路的三晶體管DRAM單元 64工作原理(續(xù)）對(duì)三晶體管DRAM單元進(jìn)行四個(gè)連續(xù)操作：寫(xiě)入“l(fā)”，讀取“1”，寫(xiě)入“0”和讀取“0”時(shí)的典型電壓波形 在預(yù)充電周期電流通過(guò)MPl和MP2開(kāi)始對(duì)列電容C2和C3進(jìn)行充電 65工

13、作原理(續(xù)）在寫(xiě)“l(fā)”時(shí)序中電容Cl和C2的電荷共享 在讀取“l(fā)”過(guò)程中列電容C3通過(guò)晶體管M2和M3進(jìn)行放電 66工作原理(續(xù)）在寫(xiě)0”時(shí)序過(guò)程中C1和C2通過(guò)M1和數(shù)據(jù)寫(xiě)入晶體管放電 在讀取“0”過(guò)程中列電容C3不放電 67單晶體管DRAM單元的工作過(guò)程 (a)帶選取線路的典型單晶體管(1-T)DRAM單元；(b)帶控制電路的單晶體管DRAM單元陣列的存儲(chǔ)結(jié)構(gòu)689.5.2 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）靜態(tài)RAM單元的各種結(jié)構(gòu)。69CMOS SRAM單元的電路拓?fù)浣Y(jié)構(gòu) 709.5.3 閃存閃存單元由一個(gè)帶浮柵的晶體管構(gòu)成，該晶體管的閾值電壓可通過(guò)在其柵極上施加電場(chǎng)而被反復(fù)改變(編程)。 閃存存儲(chǔ)器的數(shù)據(jù)編程及擦除方法(a)熱電子注入法 (b) Fowler-Nordheim隧穿法 71閃存單元的等效耦合電容電路 當(dāng)給控制柵極和漏極加電壓(VCG和VD)時(shí)，浮柵的電壓(VFG)可以用耦合電容表示為：QFG為存儲(chǔ)在浮柵中的電荷，Ctotal為總電容，CFC為浮柵和控制柵之間的電容，CFS，CFB和CFD是浮柵和源極、浮柵和本體、浮柵和漏極之間的電容，VCG和VD分別為控制柵和漏極的電壓。 72閃存單元的等效耦合電容電路（續(xù)）用VT (FG)代替式(9.26