1、七、提高訪存速度的措施 采用高速器件 調(diào)整主存結(jié)構(gòu)1. 單體多字系統(tǒng) W位W位W位W位W位地址寄存器主存控制部件. . . . . . . . . . .單字長寄存器 數(shù)據(jù)寄存器 存儲體 采用層次結(jié)構(gòu) Cache 主存 增加存儲器的帶寬 12. 多體并行系統(tǒng)(1) 高位交叉 M0M1M2M3體內(nèi)地址體號體號地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 000111 111122. 多體并行系統(tǒng)(1) 高位交叉 各個體并行工作M0地址01n1M1nn+12n1M22n2n+13n1M33n3n

2、+14n1地址譯碼體內(nèi)地址體號體號32. 多體并行系統(tǒng)(2) 低位交叉 M0M1M2M3體號體內(nèi)地址地址0000 000000 010000 100000 110001 000001 010001 100001 111111 001111 011111 101111 114(2) 低位交叉M0地址044n4M1154n3M2264n2M3374n1地址譯碼 體號體內(nèi)地址各個體輪流編址 體號5低位交叉的特點在不改變存取周期的前提下，增加存儲器的帶寬時間 單體訪存周期 單體訪存周期啟動存儲體 0啟動存儲體 1啟動存儲體 2啟動存儲體 367高速緩沖存儲器一、概述1. 問題的提出避免 CPU “空等

3、” 現(xiàn)象CPU 和主存（DRAM）的速度差異緩存CPU主存容量小速度高容量大速度低程序訪問的局部性原理82. Cache 的工作原理(1) 主存和緩存的編址主存和緩存按塊存儲 塊的大小相同B 為塊長主存塊號主存儲器012m1字塊 0字塊 1字塊 M1主存塊號塊內(nèi)地址m位b位n位M塊B個字緩存塊號塊內(nèi)地址c位b位C塊B個字字塊 0字塊 1字塊 C1012c1標(biāo)記Cache緩存塊號9(2) 命中與未命中緩存共有 C 塊主存共有 M 塊M C主存塊 調(diào)入 緩存主存塊與緩存塊 建立 了對應(yīng)關(guān)系用 標(biāo)記記錄 與某緩存塊建立了對應(yīng)關(guān)系的 主存塊塊號命中未命中主存塊與緩存塊 未建立 對應(yīng)關(guān)系主存塊 未調(diào)入

4、緩存10(3) Cache 的命中率CPU 欲訪問的信息在 Cache 中的 比率命中率 與 Cache 的 容量 與 塊長 有關(guān) 一般每塊可取 4 至 8 個字塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度 CRAY_1 16體交叉 塊長取 16 個存儲字 IBM 370/168 4體交叉 塊長取 4 個存儲字（64位4 = 256位）11數(shù)據(jù)總線Cache替換機(jī)構(gòu)可裝進(jìn)？ 命中？主存Cache 地址映象 變換機(jī)構(gòu) 主 存訪問主存替換Cache Cache 存儲體塊號塊內(nèi)地址直接通路訪問主存裝入CacheNNYY塊號塊內(nèi)地址CPU主存地址地址總線Cache地址3. Cache 的基本結(jié)構(gòu)Cache

5、替換機(jī)構(gòu)由 CPU 完成 Cache 存儲體主存Cache 地址映象 變換機(jī)構(gòu) 124. Cache 的 讀寫 操作 訪問Cache取出信息送CPU 訪問主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法 騰出空位 結(jié)束命中？Cache滿？CPU發(fā)出訪問地址 開始YNYN寫Cache 和主存的一致性 讀135. Cache 的改進(jìn)(1) 增加 Cache 的級數(shù)片載（片內(nèi)）Cache片外 Cache(2) 統(tǒng)一緩存和分開緩存指令 Cache數(shù)據(jù) Cache與主存結(jié)構(gòu)有關(guān)與指令執(zhí)行的控制方式有關(guān)是否流水Pentium 8K 指令 Cache 8K 數(shù)據(jù) CachePowerPC620

6、32K 指令 Cache 32K 數(shù)據(jù) Cache14二、Cache 主存的地址映象1. 直接映象每個緩存塊 i 可以和 若干 個 主存塊 對應(yīng)每個主存塊 j 只能和 一 個 緩存塊 對應(yīng)i = j mod C 字塊2m1 字塊2c+1 字塊2c+11 字塊2c +1 字塊2c 字塊2c1 字塊1 字塊0主存儲體 字塊 1標(biāo)記 字塊 0標(biāo)記字塊 2c1標(biāo)記Cache存儲體t位01C1 字塊字塊地址主存字塊標(biāo)記t 位c 位b 位主存地址 比較器（t位）= 不命中有效位=1？*m位Cache內(nèi)地址否是命中 字塊2c+1 字塊2c 字塊0 字塊 0152. 全相聯(lián)映象主存 中的 任一塊 可以映象到

7、緩存 中的 任一塊字塊2m1字塊2c1字塊1 字塊0字塊2c1字塊1字塊0標(biāo)記標(biāo)記標(biāo)記主存字塊標(biāo)記字塊內(nèi)地址主存地址m = t + c 位b位m = t+cCache 存儲器主存儲器 字塊016字塊2m1字塊2c-r+1 字塊2c-r + 1 字塊2c-r字塊2c-r 字塊1 字塊0 字塊 3標(biāo)記 字塊 1標(biāo)記字塊 2c1標(biāo)記 字塊 2標(biāo)記 字塊 0標(biāo)記字塊 2c2標(biāo)記 字塊內(nèi)地址組地址主存字塊標(biāo)記s = t + r 位q = cr 位b 位組012c-r1主存地址Cache主存儲器m 位共 Q 組，每組內(nèi)兩塊（r = 1)1某一主存塊 j 按模 Q 映射到 緩存 的第 i 組中的 任一塊i = j mod Q直接映象全相聯(lián)映象 字塊0 字塊 1 字塊 0 字塊2c-r 字塊2c-r+13. 組相聯(lián)映象17三、替換算法1. 先進(jìn)先出 （ FI