專碩初試數(shù)電輔導(dǎo)班ch7pld_第1頁
專碩初試數(shù)電輔導(dǎo)班ch7pld_第2頁
專碩初試數(shù)電輔導(dǎo)班ch7pld_第3頁
專碩初試數(shù)電輔導(dǎo)班ch7pld_第4頁
專碩初試數(shù)電輔導(dǎo)班ch7pld_第5頁
已閱讀5頁，還剩9頁未讀， 繼續(xù)免費(fèi)閱讀

付費(fèi)下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、第7章可編程邏輯器件及其應(yīng)用PLD采用的邏輯符與門的三種簡化表示法陣列圖或邏輯電路圖和陣列圖F AB AB 簡單可編程邏輯器件SPLDPROM的基本結(jié)構(gòu)43ROM編程前后陣列圖和作為器的示意圖可編程邏輯陣列(PLA)與、或陣列均可編程時序PLA基本結(jié)構(gòu)（同步時序電路）例1 : 可編程邏輯陣列PLA實(shí)現(xiàn)的組合邏輯電路。（1）依照電路圖寫出函數(shù)Y1和Y2的邏輯表達(dá)式；（2）用公式法化簡上述Y1和Y2表達(dá)式至最簡。解：（1）Y1和Y2的邏輯表達(dá)式Y(jié) (A,B,C)=AB+BC+AC1Y2 (A,B,C)=AB+BC+A（2）化簡后的Y1和Y2表達(dá)式Y(jié) (A,B,C)=AB+AC1Y2 (A,B,C)

2、=B+C+A例2: 分別用PROM和PLA設(shè)計一個1位全減器，要求：給出完整的設(shè)計過邏輯電路圖。解：設(shè)輸入為X（被減數(shù)）、Y（減數(shù)）和Bi（低位借位），輸出為D（差）和Bo（向的借位）。真值表：（1）用PROM實(shí)現(xiàn)（2）用PLA實(shí)現(xiàn)為盡可能減少PLA的容量，一般需要對輸出表達(dá)式進(jìn)行化簡。D =X Y BiiiiB0 =X Y +X Bi +Y Bi邏輯電路圖：X Y B +X Y B +X Y B +已知邏輯函數(shù)F為：F(A,B,C,D)=M(0,4,5,14,15) D(6,9,10,12,13)例3試分別用：（1）PROM實(shí)現(xiàn)，畫出陣列圖；（2）PLA實(shí)現(xiàn)，畫出陣列圖。解：（1）用PROM實(shí)現(xiàn)F相應(yīng)的最小項(xiàng)表達(dá)式：F(A,B,C,D)=d(1,2,3,7,8,11)+d(6,9,10,12,13)邏輯陣列圖（由于任意項(xiàng)就是相應(yīng)取值不會出現(xiàn)的，故PROM可不考慮它們）：（2）PLA實(shí)現(xiàn)先求最簡與或表達(dá)式，用卡諾圖：最簡邏輯表達(dá)式：陣列圖：F(A,B,C,D)=AB+AC+BDBDACAB例4 分析PLA電路，寫出次態(tài)方程和輸出方程，畫狀態(tài)圖，說明電路的邏輯功能。解：（1）次態(tài)方程Qn+1nnnnxx

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論