1、電工與電子技術(shù)期末復(fù)習(xí)題一、單項選擇題1、運算放大器工作在線性區(qū)，由Au0-8,得山仁u-,稱為（）。A.相等B.虛斷2、在如圖1所示運算電路中，及平衡電阻R2 （ ）oA. -10V, 9KQ B. +10V, 20k QC. uo 仁Ui = IV,+UccRiC.-5V,9k Q3、D.虛短Rfi100k Q ,求輸出電壓uoD. -20V, 10k QR、 8O 4- a 1圖1能使如圖2所示輸出Y = 1時的)oA,A. 1種B.2種B取值有（C. 3種D. 4種4、A.B.()o真值表如圖3所示，寫出Y的邏輯式（Y = ABC + ABC + ABC + ABCY = ABC +

2、ABC + ABC + ABCC. Y = ABC + ABC + ABC + ABCD. Y = ABC + ABC + ABC + ABCAB CY000100100101011010011010110111105、寫出如圖4所示邏輯電路的函數(shù)式()。A y = ABC + ABC + ABC + ABCB Y = ABC + ABC + ABC + ABCC Y = ABC + ABC + ABC + ABCD. Y = ABCABCABCABC6、如圖5所示譯碼顯示電路中，輸入為8421BCD碼。設(shè)控制顯示信號高電平有效，那么La LbLc Ld Le Lf Lg =（）。A. 101

3、1010B.1011011 C.1101001D.0011011AiAgD 口 D D2 D3圖5圖67、如圖6所示電路為數(shù)據(jù)選擇器構(gòu)成的函數(shù)發(fā)生器，其輸出邏輯式為（）。A. Y = BB. Y = AB C. Y = AD. Y 二 AB8、J-K觸發(fā)器的特性方程為（）。A. Qn+ =S + RQnB. Q,1+i = TQn +TQn9、DAC0832為電流輸出型D/A轉(zhuǎn)換器,9、DAC0832為電流輸出型D/A轉(zhuǎn)換器,假設(shè)獲得電壓信號，必需外接（）oC.。+1 = JQ + KQnD.。+1 =談D. A/D轉(zhuǎn)換器D.00101000D.邏輯概念錯誤A.負反應(yīng)B.運算放大器 C.電壓源

4、10、十進制數(shù)26用8421BCD碼表示為（）。C.00100111C.不唯一A.00100101B.001001103個1連續(xù)異或的結(jié)果是（）o TOC o 1-5 h z A. 0B. 1 12、8位移位寄存器，串行輸入時經(jīng)多少個脈沖后，8位數(shù)碼全部移入寄存器中（）oD.8個D.8個D.8個D.8個A. 1個B. 2個C. 4個13、四選一數(shù)據(jù)選擇器的地址輸入端有幾個（）oA. 16 個B. 4 個C. 2 個14、N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為（）oA. 2nB.NC. N2D. 2N 15、下降沿觸發(fā)的觸發(fā)器，其狀態(tài)發(fā)生變化在什么情況下（）oA. CP=0B. CP=1C.

5、C尸由0變到1后瞬間 D.CP由1變到0后瞬間 16、555定時器不可以組成（）。A.多諧振蕩器B,單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D. JK觸發(fā)器17、欲使JK觸發(fā)器按。用=標工作，那么JK觸發(fā)器的輸入端分別是（）。A. J=K=1B.J=0, K=1C.J=0, K=0D.J=l, K=018、以下屬于組合邏輯電路的器件是（）。A.編碼器B.寄存器C.觸發(fā)器D.計數(shù)器19、雙穩(wěn)態(tài)觸發(fā)器具有（）oA.或非功能B.記憶功能C.譯碼功能D.選擇功能20、欲把并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，可用（）oA.計數(shù)器 B.分頻器C.移位寄存器 D.脈沖發(fā)生器 TOC o 1-5 h z 21、理想集成運算放大器，由

6、一8,得i尸i_=0,即兩個輸入端的電流為0,稱為（）。A.相等 B.虛斷 C. u0 x +UccD.虛短22、有兩個輸入信，分別輸入于運放的反相輸入端和同相輸入端，采用（）進行分析。A. KVLB.支路電流法C.疊加原理D.結(jié)點電壓法23、在卡諾圖中的無關(guān)項應(yīng)填（）。A. 1 B. XC. VD. 024、理想運放組成的放大電路如圖7所示，其電壓放大倍數(shù)是（）。圖7A. AUf=R1/R2B. Auf=Rfi/RiC. Auf=Rfi/RiD. Auf二Rfi/Rz25、放大電路如圖8所示，。的表達式為()o*芻u0=(1+Rf/R2)&4二-(1+Rf/Ri) Ui C. u0=(1+R

7、f/Ri) Ui D. m=(1+Rf/Ri) m26、以下電路中，常用于數(shù)據(jù)串并行轉(zhuǎn)換的電路為（ A.加法器B.計數(shù)器C.移位寄存器27、以下電路中，不屬于組合邏輯電路的是（ ）o A.編碼器B.譯碼器C.數(shù)據(jù)選擇器D.數(shù)值比擬器D.計數(shù)器28、能將正弦波變成同頻率方波的電路為（）。A.過零比擬器 B.穩(wěn)態(tài)觸發(fā)器 C.雙穩(wěn)態(tài)觸發(fā)器 D.無穩(wěn)態(tài)觸發(fā)器29、為實現(xiàn)圖9所示的觸發(fā)器邏輯功能轉(zhuǎn)換，虛線框中應(yīng)為（）。A.與門B.非門C.或門D.異或門DoU Q紇一C1_I1K0I ; B :： :d-LjL圖1030、某二變量輸入邏輯門的輸入A、B及輸出Y的波形如圖10所示，試判斷為何種邏輯門的功能（

8、 ）oA.與非門B.或非門C.與門31、D觸發(fā)器的特性方程為（）。D.異或門2,2+, =S + RQflQn+i =TQn+TQnC.32、數(shù)字電路研究的對象是輸出與輸入的邏輯關(guān)系，使用的工具為（）A.普通代數(shù) B.數(shù)字信號33、圖11所示電路的邏輯式為（A.普通代數(shù) B.數(shù)字信號33、圖11所示電路的邏輯式為（C.與普通代數(shù)一樣 D.布爾代數(shù)）oA. Y = A + B B. Y = ABA. Y = A + B B. Y = ABY = AB + CDY = AB+CD34、數(shù)值比擬器，假設(shè)A3=B3,次高位A2 B2,那么（）。A.A BA = BD.再去比擬更低位D.信號發(fā)生器D.編

9、碼器A.74LS47B.74LS48C.74LS153D.74LS13835、假設(shè)進行兩個1位二進制數(shù)相加且考慮低位進位輸入時，這種加法器稱為（A.比擬器B.半加器C.譯碼器D.全加器36、在實驗中，給實驗電路提供直流工作電壓的設(shè)備是（）oA.直流穩(wěn)壓電源B.萬用表C.示波器37、將模擬信號轉(zhuǎn)變成數(shù)字信號的電路是（）。A.模數(shù)轉(zhuǎn)換器B.放大器C.數(shù)模轉(zhuǎn)換器 38、實驗中所用集成3線-8線譯碼器芯片型號是（）。二、判斷題1、邏輯函數(shù)的標準與或式又稱最小項表達式，它是唯一的。2、9 的 8421BCD 碼為 0110。3、普通TTL門電路的輸出端可以直接相連，實現(xiàn)線與功能。4、同或邏輯關(guān)系是輸入不

10、同時，輸出為0;輸入相同時，輸出為1。5、譯碼器和計數(shù)器是組合邏輯電路。6、與非門具有3種輸出狀態(tài)，它們分別是高電平、低電平和高阻態(tài)。7、模數(shù)轉(zhuǎn)換一般經(jīng)過采樣、保持和量化、編碼四步完成。8、決定事情的幾個條件中，只要有一個條件得到滿足，該事情就會發(fā)生為或非邏輯。9、雙向移位寄存器可同時執(zhí)行左移和右移功能。10、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。11、T觸發(fā)器只有計數(shù)功能。12、時序電路不含有記憶功能的器件。13、A/D轉(zhuǎn)換過程中，不會出現(xiàn)量化誤差。14、共陰接法發(fā)光二極管顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。15、集成運放電路無論如何連接電路，輸入與輸出

11、始終成比例的。16、實驗中，需要輸入正弦波信號時，那么可以用直流穩(wěn)壓電源輸入。17、用555定時器可以構(gòu)成多諧振蕩器。18、正弦波振蕩器只有RC振蕩器。19、組合邏輯電路中有記憶器件。20、在運算電路中，集成運放的反相輸入端均為虛地。21、集成運放本質(zhì)上就是一個高性能的直接耦合放大電路。22、邏輯函數(shù)的標準與或式又稱最小項表達式，它是唯一的。23、6 的 8421BCD 碼為 0110。24、異或邏輯關(guān)系是輸入不同時，輸出為0；輸入相同時，輸出為1。25、數(shù)據(jù)選擇器具有3種輸出狀態(tài)，它們分別是高電平、低電平和高阻態(tài)。26、8421BCD碼HOU表示的十進制數(shù)是27。27、決定事情的幾個條件中，

12、只要有一個條件得到滿足，該事情就會發(fā)生為與邏輯。34、JK觸發(fā)器具有置0和置1兩種功能。28、組合電路含有記憶功能的器件。29、A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。30、共陰接法LED數(shù)碼顯示器需選用有效輸出為低電平的七段顯示譯碼器來驅(qū)動。31、負反應(yīng)是使凈輸入信號減小。32、集成運算放大器的輸出只有兩種狀態(tài)。三、填空題1、D觸發(fā)器的特性方程為 o2、在C=0, D = 1時，函數(shù) b = ACZ) + G萬的值為 o3、將模擬量轉(zhuǎn)換為數(shù)字量，采用 轉(zhuǎn)換器，將數(shù)字量轉(zhuǎn)換為模擬量，采用轉(zhuǎn)換器。4、組合邏輯電路的輸出狀態(tài) 取決于同一時刻輸入信號的狀態(tài)，而與電路原來的狀態(tài)5、同步時序邏輯電路中所有

13、觸發(fā)器的時鐘端應(yīng) o6、時序邏輯電路按電路結(jié)構(gòu)可分為 時序邏輯電路和 時序邏輯電路。7、JK觸發(fā)器工作在計數(shù)狀態(tài)時，JK應(yīng)滿足 的條件。8、在A=0, D=1時，函數(shù)F = ACD + CD 的值為。9、時序邏輯電路的輸出狀態(tài) 與當前時刻輸入信號的狀態(tài)有關(guān)，還與電路原來的狀態(tài) o10、如圖12所示為某函數(shù)的卡諾圖，其最簡與或式為, 最簡與非-與非式為 o11、如圖13所示中的CD二o圖12Y=AB圖13四、主觀題1、用公式法化簡下式為最簡與或式。Y=ACD+AD+CD+CD2、用公式法化簡下式為最簡與或式。y = 7Jb+ac+bc3、用卡諾圖化簡下式為最簡與或式。y(A B,C, D) = 根(0,2,5,7,&9) +0-15)4、用卡諾圖化簡下式為最簡與或式y(tǒng) (A, 3, C) =(023,7) +4,6)5、邏輯函數(shù)y = AB + AC + BC,用真值表和卡諾圖表示之，并化簡，