1、 思考題 列出圖題3所示電路的真值表。思考題：圖題3a電路的真值表如表解3a所示；圖題3b電路的真值表如表解2.13b所示。表解3a 表解3bCABL11001010100110 0高阻BAL2000111高阻思考題：電路如圖題4所示，已經(jīng)知道CMOS門電路的輸出電壓VOH=4.7V，VOL=0.1V，試計(jì)算接口電路的輸出電壓VO三極管的集電極電位。并說明接口參數(shù)選擇是否合理。圖題4解： 當(dāng)VOH=4.7V時(shí)： 因IBIBS，所以三極管飽和：Vo0.3V。能夠?yàn)門TL門提供合適的輸入低電平。當(dāng)VOL=0.1V時(shí)：因電壓達(dá)不到發(fā)射結(jié)的門坎電壓，所以三極管截止： Vo=VCC-RC4IIH=4.6

2、V (取IIH=50A)可見，能夠?yàn)門TL門提供合適的輸入高電平。由以上分析知，接口參數(shù)選擇合理P157 3.23根據(jù)公式：【教學(xué)內(nèi)容】第三章 組合邏輯電路總結(jié) 主要內(nèi)容組合邏輯電路的分析方法組合邏輯電路的設(shè)計(jì)方法五種常用的組合邏輯電路競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象具體內(nèi)容組合邏輯電路的分析方法：寫出邏輯式，列出真值表，分析邏輯功能組合邏輯電路的設(shè)計(jì)方法：邏輯抽象，列出真值表，寫出表達(dá)式， 用門電路實(shí)現(xiàn)：化簡(jiǎn)邏輯式，畫出邏輯圖 用譯碼器或數(shù)據(jù)選擇器或加法器實(shí)現(xiàn)：轉(zhuǎn)換邏輯式形式， 與標(biāo)準(zhǔn)形式對(duì)比，確定輸入輸出，畫出邏輯圖常用的五種組合邏輯電路功能分類特點(diǎn)芯片擴(kuò)展原理編碼器將輸入信號(hào)編碼輸出普通編碼器任一時(shí)刻只能有

3、一個(gè)輸入有效優(yōu)先編碼器可以多個(gè)輸入有效，只對(duì)優(yōu)先權(quán)高的輸入編碼輸出74LS148P148前級(jí)的選通輸出端接后級(jí)的片選端，將各級(jí)的擴(kuò)展端經(jīng)編碼輸出作高位碼譯碼器將輸入信號(hào)譯碼輸出可實(shí)現(xiàn)組合邏輯二進(jìn)制譯碼器輸入為二進(jìn)制碼74LS138高位地址經(jīng)譯碼輸出控制各片的片選端二十進(jìn)制譯碼器輸入為BCD碼BCD7段顯示譯碼器輸入為BCD碼，輸出為7段顯示碼7448數(shù)據(jù)選擇器根據(jù)地址輸入，選擇相應(yīng)的輸入數(shù)據(jù)輸出可實(shí)現(xiàn)組合邏輯雙4選174LS153高位地址經(jīng)譯碼輸出控制各片的片選端，輸出相或加法器完成二進(jìn)制數(shù)的加法可實(shí)現(xiàn)組合邏輯串行進(jìn)位加法器速度慢，電路簡(jiǎn)單將低位進(jìn)位輸出接高位進(jìn)位輸入并行進(jìn)位加法器速度快，電路

4、復(fù)雜74LS283比較器比較兩個(gè)二進(jìn)制數(shù)大小CC14585將低位的輸出接高位的擴(kuò)展輸入競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象：由于輸入信號(hào)不能同時(shí)到達(dá)輸入端，而在輸出端可能產(chǎn)生毛刺的現(xiàn)象。重點(diǎn)掌握 掌握組合邏輯電路的分析方法掌握組合邏輯電路的設(shè)計(jì)方法了解常用組合邏輯電路的內(nèi)部結(jié)構(gòu)及工作原理。掌握常用組合邏輯電路的功能、使用方法包括擴(kuò)展連接方法掌握用譯碼器、數(shù)據(jù)選擇器設(shè)計(jì)組合電路的方法。掌握競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的的概念，掌握判斷方法，了解消除方法思考題1假設(shè)在編碼器中有50個(gè)編碼對(duì)象，那么要求輸出二進(jìn)制代碼位數(shù)為 B 位。 A.5 B.6 C.10 D.502.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入選擇控制輸入端有 C 個(gè)。 A.

5、1 B.2 C.4 D.163四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y= A 。A. B. C. D.4在以下邏輯電路中，不是組合邏輯電路的有 D 。A.譯碼器 B.編碼器 C.全加器 D.寄存器5組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有 AB 。 A 修改邏輯設(shè)計(jì) B.在輸出端接入濾波電容C.后級(jí)加緩沖電路 D.屏蔽輸入信號(hào)的尖峰干擾6用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng) ABC 。A.=1，=D，=0 B. =1，=D，=DC.=1，=0，=D D. =D，=0，=07以下電路中，加以適當(dāng)輔助門電路， AB 適于實(shí)現(xiàn)單輸出組合邏輯電路。

6、A.二進(jìn)制譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器8用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=09用三線-八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=，應(yīng) AB 。A.用與非門，Y= B.用與門，Y=C.用或門，Y= D.用或門，Y=答案：1B 2C 3A 4D 5AB 6ABC 7AB 8A 9AB思考題 試判斷以下表達(dá)式對(duì)應(yīng)的電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)。 1 2 3解：1當(dāng)A=1，C=0時(shí)，會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。2當(dāng)A=C=0時(shí)，會(huì)產(chǎn)生競(jìng)

7、爭(zhēng)冒險(xiǎn)。3不存在競(jìng)爭(zhēng)冒險(xiǎn)思考題與或非門組成的電路如下圖：F1&寫出輸出函數(shù)的表達(dá)式列出其真值表12真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111思考題： 寫出如以下圖2a所示組合邏輯電路的表達(dá)式和真值表，然后用圖2b所示的四選一數(shù)據(jù)選擇器實(shí)現(xiàn)。A1A0STD0 D1 D2 D34選1 MUXY 圖2a 圖2b解：A1A0STD0 D1 D2 D34選1 MUXYABF“0“1思考題： 某實(shí)驗(yàn)室用兩個(gè)燈顯示三臺(tái)設(shè)備的故障情況，當(dāng)一臺(tái)設(shè)備有故障時(shí)黃燈亮；當(dāng)兩臺(tái)設(shè)備同時(shí)有故障時(shí)紅燈亮；當(dāng)三臺(tái)設(shè)備同時(shí)有故障時(shí)黃、紅兩燈都亮。設(shè)計(jì)該邏輯

8、電路。解：1. 根據(jù)邏輯問題找出輸入變量和輸出變量，并設(shè)定邏輯值。在題所述邏輯問題中，可確定A、B、C為輸入變量，它們代表三臺(tái)設(shè)備的故障情況，并設(shè)定：有故障時(shí)，對(duì)應(yīng)邏輯“1；無故障時(shí)，對(duì)應(yīng)邏輯“0。確定L1、L2為輸出變量，它們分別表示黃燈和紅燈的亮、滅情況，我們?cè)O(shè)定：燈亮?xí)r，對(duì)應(yīng)邏輯“1；燈滅時(shí)，對(duì)應(yīng)邏輯“0。2. 根據(jù)邏輯問題及以上設(shè)定，列出真值表如表解所示。真值表A B CL1L20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101001000101113. 由真值表寫出邏輯表達(dá)式，并化簡(jiǎn)。用公式法化簡(jiǎn)L1： 用卡諾圖法化簡(jiǎn)L2：將真值表中的函數(shù)值填

9、入卡諾圖，并化簡(jiǎn)參見圖解3.20a?？芍苯拥玫阶詈?jiǎn)表達(dá)式： L2=AB+BC+AC假設(shè)采用與非門實(shí)現(xiàn)，那么應(yīng)將函數(shù)轉(zhuǎn)換為與非與非式： 4. 根據(jù)表達(dá)式畫出邏輯電路如圖解b所示。由圖可見，該電路要用三片集成器件構(gòu)成：一片四異或門7486、一片四2輸入與非門7400、一片三3輸入與非門7410。雖然邏輯表達(dá)式是最簡(jiǎn)的，但實(shí)際實(shí)現(xiàn)起來所用的集成器件的個(gè)數(shù)和種類都不是最少。 a b c 圖解5. 假設(shè)以集成器件為基本單元來考慮問題，可重新化簡(jiǎn)邏輯函數(shù)L2： 對(duì)應(yīng)的邏輯電路如圖解c所示。可見此電路只需兩片集成器件即可完成。*討論：通過題3.20的分析，使我們認(rèn)識(shí)到：設(shè)計(jì)邏輯電路時(shí)，不能單純考慮邏輯表達(dá)式是否最簡(jiǎn)，所用邏輯門是否最少，而要從實(shí)際出發(fā)，以集成器件為基本單元來考慮問題，看是否所用集成器件的個(gè)數(shù)及種類最少。另外，從題的分析中可見：進(jìn)行多個(gè)輸出端的邏輯函數(shù)的化簡(jiǎn)時(shí)，讓不同的輸出邏輯函數(shù)中包含相同項(xiàng)，可以減少門的個(gè)數(shù)，有利于整個(gè)邏輯電路的化簡(jiǎn)。 思考題 試用8選1數(shù)據(jù)選擇器74151分別實(shí)現(xiàn)以下邏輯函數(shù)：1m0，1，4，5，72m0，3，5，8，13，15解答： 用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的電路如下圖。 思考題、 已經(jīng)知道邏輯函數(shù)F = f (A,B,C,D) 其卡諾圖的