1、存儲器設(shè)計PPT課件存儲器設(shè)計PPT課件第一節(jié) 簡介一、存儲器的分類二、存儲器的總體結(jié)構(gòu)三、存儲器的時序第一節(jié) 簡介一、存儲器的分類一、存儲器的分類一、存儲器的分類隨機存取存儲器 RAMRandom Access Memory可以進行寫入和讀出的半導(dǎo)體存儲器數(shù)據(jù)在斷電后消失，具有揮發(fā)性只讀存儲器 ROMRead Only Memory專供讀出用的存儲器，一般不具備寫入，或只能特殊條件下寫入。數(shù)據(jù)在斷電后仍保持，具有非揮發(fā)性。隨機存取存儲器 RAM可以進行寫入和讀出的半導(dǎo)體存儲器只讀存L1CacheL2/L3CacheMain MemoryHard Disk DriveCPU現(xiàn)代計算機系統(tǒng)的存儲

2、器體系結(jié)構(gòu)DRAML3，Main Memory SRAMCache (L1, L2)L1L2/L3Main MemoryHard Disk Dr存儲器集成電路可讀寫存儲器 RWM非易失讀寫存儲器 NVRWM只讀存儲器 ROM隨機存取非隨機存取 存儲器集成電路可讀寫存儲器 RWM非易失讀寫存儲器 NVRW二、存儲器的總體結(jié)構(gòu)二、存儲器的總體結(jié)構(gòu)存儲器設(shè)計PPT課件三、存儲器的時序RWM的時序三、存儲器的時序RWM的時序第二節(jié) DRAMDRAM的結(jié)構(gòu)ITIC DRAM的工作原理ITIC DRAM的設(shè)計DRAM的總體結(jié)構(gòu)DRAM的外圍電路第二節(jié) DRAMDRAM的結(jié)構(gòu)DRAM的結(jié)構(gòu)DRAM的結(jié)構(gòu)IT

3、IC DRAM的結(jié)構(gòu)存儲電容的上極板poly接VDD，保證硅中形成反型層存儲電容下極板上電位的不同決定了存儲信息，0，1ITIC DRAM的結(jié)構(gòu)存儲電容的上極板poly接VDD，保DRAM 動態(tài)隨機存取存儲器 由于存儲在電容中的電荷會泄露，需要刷新。DRAM 動態(tài)隨機存取存儲器 由于存儲在電容中的電荷會泄露ITIC DRAM的工作原理x存儲電容CsA（COXCj）寫信息（字線）WL為高，M1導(dǎo)通，BL（位線）對電容充放電，寫1時有閾值損失存信息：WL為低，M1關(guān)斷，信號存在Cs上。由于pn結(jié)有泄漏，所存信息不能長期穩(wěn)定保存，一般要求保持時間內(nèi)，所存高電平下降不小于20，否則刷新讀信息： WL為

4、高，M1導(dǎo)通，所存電荷在Cs和位線上再分配，讀出信號微弱，而且是破壞性的。ITIC DRAM的工作原理x存儲電容寫信息（字線）WL為高ITIC DRAM讀信息時的電荷分配Cs存“1”時M1未開啟時Cs上存的電荷為Qs1 CsVs1BL被預(yù)充到VR，其上的電荷為QB1CBLVRM1導(dǎo)通后，Cs與CBL間電荷再分配，但總電荷不變結(jié)果BL上的電位為VB1同理，Cs存“0”時BL上的電位VB0讀出電路必須分辯的電位差對于大容量DRAM，CBL遠大于Cs，一般十幾倍，因此DRAM的讀出信號VB很微弱，需要使用靈敏放大器（SA）問題： 1、電荷再分配破壞了Cs原先存的信息 2、讀出信號非常微弱 TV!BL

5、VBL最后穩(wěn)定在（VDD）SAPV！BL最后穩(wěn)定在（GND）SANVBL0讀00為提高速度并不等一側(cè)位線下降為低電平，而是只要位線間建立一定的信號差就送讀出放大器，放大輸出。需要靈敏放大器，不用再生SRAM讀操作讀操作時，選中單元WL為高，M5，M6導(dǎo)通。位SRAM寫操作寫操作時，選中單元WL為高，M5，M6導(dǎo)通。位線BL，!BL準備好待寫入的信號。寫1，BL1VDD，寫0， BL0。BL、!BL通過M6、M5對Q、!Q強迫充放電，與單元內(nèi)原先存儲的狀態(tài)無關(guān)。寫操作結(jié)束后，雙穩(wěn)單元將信息保存。SRAM寫0SRAM寫操作寫操作時，選中單元WL為高，M5，M6導(dǎo)通。位SRAM 靜態(tài)隨機存取存儲器工

6、作原理 不需要刷新。SRAM 靜態(tài)隨機存取存儲器工作原理 不需要刷新。VDDGNDQQWLBLBLM1M3M4M2M5M66T SRAMVDDGNDQQWLBLBLM1M3M4M2M5M66T S電流鏡負載CMOS差分放大器v1v2作用提高讀出速度。放大微小的電壓差。差分輸入信號Vinv1v2，放大后產(chǎn)生的差分輸出電流為 iouti1i2i1 i2IsVoutRLiout是M1，M2的導(dǎo)電因子要求：M4，M5完全對稱。M1,M2完全對稱為了在提高靈敏度的同時，又能抗干擾，有時采用二級放大電流鏡負載CMOS差分放大器v1v2作用提高讀出速度。放大微SRAM及其外圍電路位線負載晶體管列選擇靈敏放大

7、器 （列公用）數(shù)據(jù)讀寫電路SRAM及其外圍電路位線負載晶體管列選擇靈敏放大器 （列公用SRAM中的地址探測技術(shù)提高速度、節(jié)省功耗利用地址變化探測電路，一旦地址變化，產(chǎn)生ATD信號，并用ATD觸發(fā)其它時鐘及控制信號開始讀/寫操作。使SRAM工作于異步模式，按需操作，不必受同步時鐘的控制。ATD為正脈沖時，SRAM開始工作SRAM中的地址探測技術(shù)提高速度、節(jié)省功耗ATD為正脈沖時，結(jié)構(gòu)與原理第四節(jié)只讀存儲器（ROM)分為掩膜式編程式可擦寫式 掩膜和編程式ROM的結(jié)構(gòu)結(jié)構(gòu)與原理第四節(jié)只讀存儲器（ROM)分為掩膜和編程式ROM的NOR ROM選中的行Ri為高電平，其余維持低無nMOS的存“1”有nMO

8、S的存“0”NOR ROM選中的行Ri為高電平，其余維持低ROM的編程方式離子注入掩膜版編程 通過離子注入產(chǎn)生增強和耗盡型MOSFET，用這兩種晶體管表示所存的信息。有源區(qū)掩膜版編程 通過有源區(qū)是否跨越多晶硅行線區(qū)分是否形成MOSFET。引線孔掩膜版編程 通過MOSFET的漏是否有接地的引線孔，來區(qū)分所存的信息。ROM的編程方式離子注入掩膜版編程 存儲器設(shè)計PPT課件存儲器設(shè)計PPT課件ROM及其外圍電路ROM及其外圍電路第五節(jié) 非易失存儲器 NVM作為可編程、可擦除的ROM，需要滿足的基本條件：編程時間短（Vtn0讀操作時，WL上的偏壓VR滿足Vtn1VRVtn0浮柵隧道氧化層MOSFloating-Gate TunnelFloating-Gate Tunnel Oxide (FLOTOX)擦寫時WL接高電平，BL接低電平，其它字線接低電平，位線接高電平。低 高高高高Floating-Gate Tunnel Oxide (FL閃存結(jié)構(gòu)與EEPROM相同，是單管結(jié)構(gòu)，編程和擦除是以模塊形式進行閃存結(jié)構(gòu)與EEPROM相同，是單管結(jié)構(gòu)，編程和擦除是以模塊形Flash EEPROM 存儲器編程方式與EPROM相同，采用熱電子注入擦除方式采用FN隧穿機制浮柵氧化層厚度約10nmT型單元Flash EEP