1、第五章 MOS基本邏輯單元電路 MOS集成電路具有集成度高、功耗低的特點，是當今大規(guī)模集成電路的主流產(chǎn)品，尤其是CMOS集成電路。1第五章 MOS基本邏輯單元電路 MOS集成電路具基本知識提示：0 K (VGS-VT)2 K 2(VGS-VT) VDS-VDS2 K=K (WL)K=Cox2Cox=oxotoxVT VBS2qsioNBCox =IDS=NMOS:截止飽和非飽和NMOS PMOS 增強型 耗盡型 四端器件襯底偏置效應(yīng)：溝道長度調(diào)制效應(yīng)(短溝效應(yīng)):=L1XdVDS2基本知識提示：0 11.3MOSFET 基本工作原理11.3.1MOSFET結(jié)構(gòu)11.3.2電流電壓關(guān)系概念311

2、.3MOSFET 基本工作原理11.3.1MOSFET結(jié)PMOSFET4PMOSFET4電流電壓關(guān)系：5電流電壓關(guān)系：5Figure 11.41 增強型輸出特性曲線6Figure 11.41 增強型輸出特性曲線6Figure 11.43 耗盡型輸出特性曲線7Figure 11.43 耗盡型輸出特性曲線75-1 MOS傳輸門 MOS傳輸門就是通過控制MOS管的導(dǎo)通和截止來實現(xiàn)信號的傳輸控制。結(jié)構(gòu)簡單，控制靈活，是組成MOS電路的基本單元之一。85-1 MOS傳輸門 MOS傳輸門就是通過控制 思考題1. NMOS傳輸門、PMOS傳輸門、CMOS傳輸門各自的優(yōu)缺點是什么？2.傳輸門的傳輸速度與哪些因

3、素有關(guān)？9 思5.1.1單溝傳輸門1. NMOS傳輸門IOG“0”IOGG為“1”電平時 NMOS開啟，傳送信號G為“0”電平時 NMOS管截止，不傳送信號。 O點電容通過飽和導(dǎo)通的NMOS管放電，NMOS管逐漸進入非飽和，放電加快，最終O點達到與I點相同的“0”。(1)由I向O傳送“0”時(假設(shè)O初始為“1”)105.1.1單溝傳輸門1. NMOS傳輸門IOG“0”IOG5.1.1 單溝傳輸門1. NMOS傳輸門(續(xù))“1”IOG O點電容通過飽和導(dǎo)通的NMOS管充電，當O點電位上升到比G點電位低一個VTn時， NMOS管截止。即最終O點達到的“1”比G點的“1”低一個VTn (有襯底偏值效

4、應(yīng))。(2)由I向O傳送“1”時(假設(shè)O初始為“0” )115.1.1 單溝傳輸門1. NMOS傳輸門(續(xù))“1”IO5.1.1 單溝傳輸門2. PMOS傳輸門G為“0”電平時 PMOS開啟，傳送信號G為“1”電平時 PMOS管截止，不傳送信號。 O點電容通過飽和導(dǎo)通的PMOS管充電，PMOS管逐漸進入非飽和，充電加快，最終O點達到與I點相同的“1”。(1)由I向O傳送“1”時(假設(shè)O初始為“0”)IOG“1”IOG125.1.1 單溝傳輸門2. PMOS傳輸門G為“0”電平時5.1.1 單溝傳輸門2. PMOS傳輸門(續(xù)) O點電容通過飽和導(dǎo)通的PMOS管放電，當O點電位下降到比G點電位高一

5、個|VTp|時， PMOS管截止。即最終O點達到的“0”比G點的“0”高一個|VTp| (有襯底偏值效應(yīng))。(2)由I向O傳送“0”時(假設(shè)O初始為“1” )“0”IOG135.1.1 單溝傳輸門2. PMOS傳輸門(續(xù)) 5.1.2 CMOS傳輸門O點電容通過飽和導(dǎo)通的NMOS管和PMOS管放電，NMOS管逐漸進入非飽和，PMOS管逐漸截止，最終O達到與I相同的“0”。(1)由I向O傳送“0”(O初始為“1” )OIGGG為“0”電平、G為“1”電平時 NMOS、 PMOS管都截止。G為“1”電平時、G為“0”電平 NMOS、 PMOS管都開啟。OIGG“0”145.1.2 CMOS傳輸門O

6、點電容通過飽和導(dǎo)通的NMOS管和5.1.2 CMOS傳輸門(續(xù)) O點電容通過飽和導(dǎo)通的NMOS管和PMOS管充電，PMOS管逐漸進入非飽和，NMOS管逐漸截止，最終O達到與I相同的“1” 。(2)由I向O傳送“1”(O初始為“0” )OIGG“1”155.1.2 CMOS傳輸門(續(xù)) O點電容通過飽和導(dǎo)通的NM5.1.3 MOS傳輸門的速度GViVoGViVoGnViVoGp MOS傳輸門的傳輸速度與節(jié)點電容、前級驅(qū)動能力、和自身MOS管的W/L有關(guān)。 對于自身來說， W/L越大，導(dǎo)通電阻越小，傳輸速度越快。 對于單溝傳輸門來說，傳送“1”和“0”的速度不同，而對于CMOS傳輸門可以達到相同

7、。165.1.3 MOS傳輸門的速度GViVoGViVoGnViV5.1.4 MOS傳輸門的特點1)NMOS傳輸門能可靠地快速傳送“0”電平，傳送“1”電平時較慢，且有閾值損失；2)PMOS傳輸門能可靠地快速傳送“1”電平，傳送“0”電平時較慢，且有閾值損失；3)CMOS傳輸門能可靠地快速傳送“1”電平和“0”電平，但需要兩種器件和兩個控制信號4)MOS傳輸門具有雙向傳輸性能5)MOS傳輸門屬于無驅(qū)動衰減性傳輸175.1.4 MOS傳輸門的特點1)NMOS傳輸門能可靠地快速5-2靜態(tài)MOS反相器 MOS反相器特性的分析是MOS基本邏輯門電路分析的重要基礎(chǔ)。185-2靜態(tài)MOS反相器 MOS反相

8、器特性的分析思考題1. 各種MOS反相器的結(jié)構(gòu)有何不同？各自的優(yōu)缺點是什么？2.各種MOS反相器的輸出高低電平是多少？分別受什么因素影響？3.什么叫有比電路？什么叫無比電路？4.各種MOS反相器的速度、功耗、噪聲容限分別受哪些因素影響？19思考題1. 各種MOS反相器的結(jié)構(gòu)有何不同？各自的優(yōu)缺點是什5.2.1 電阻負載NMOS反相器1. 結(jié)構(gòu)和工作原理VOH=VDD(VDDVOH)/RL=0Vi為低電平VOL時，MI截止Vi為高電平VOH時，MI非飽和(VDDVOL ) /RL =KI 2(VOH -VTI)VOL-VOL2 ViVoRLVDDMI VOL VDD 1+2KI RL(VOHVT

9、I)其中:KI=WL( )oxo2tox205.2.1 電阻負載NMOS反相器1. 結(jié)構(gòu)和工作原理VO5.2.1 電阻負載NMOS反相器2. 基本特性RL若小：VOL高，功耗大， tr小;W/L若小(即KI小)：VOL高，功耗小,，tf大。ViVoRLVDDMNRL減小VILVIHVOHVOLVoVi0 VOL VDD 1+2KI RL(VOHVTI)0VitVDD0VotVDD215.2.1 電阻負載NMOS反相器2. 基本特性RL若小：5.2.2 E/E飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMLMIVOH=VDDVTL KL(VDD-VOH-VTL)2=0Vi為低電平VO

10、L時,MI截止,ML飽和Vi為高電平VOH時,MI非飽和,ML飽和KL(VDD-VOL-VTL)2=KI2(VOH-VTI)VO-VO2其中：R =KIKL=(W/L)I(W/L)LVOL (VDD VTL )22R(VOHVTI)有比電路225.2.2 E/E飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原5.2.2 E/E飽和負載NMOS反相器2.單元特點ViVoVDDMLMIVoViR減小(KI/ KL )(1)VOH比電源電壓VDD低一個閾值電壓Vt（有襯底偏值效應(yīng)）；(3) ML和MI的寬長比分別影響tr和tf。(4)上升過程由于負載管逐漸接近截止，tr較大。(2)VOL與R有關(guān)，為有比電路

11、；0Vot235.2.2 E/E飽和負載NMOS反相器2.單元特點ViV5.2.3 E/E非飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMLMIVGG VOH = VDD KL2(VGG-VOH -VTL)(VDD -VOH) - (VDD -VOH) 2 = 0VGG VDD +VTL Vi為VOL時，MI截止，ML非飽和245.2.3 E/E非飽和負載NMOS反相器1. 結(jié)構(gòu)和工作5.2.3 E/E非飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原理(續(xù))ViVoVDDMLMIVGGKI 2(VOH -VTI)VOL-VOL2 KL2(VGG -VOL -VTL)(VDD -VOL)

12、- (VDD -VOL) 2 = VOL VDD 22mR(VOHVTI)其中：R =KIKL=(W/L)I(W/L)Lm =VDD2(VGGVTL)VDD0m 1Vi為VOH時，MI非飽和，ML非飽和255.2.3 E/E非飽和負載NMOS反相器1. 結(jié)構(gòu)和工作5.2.3 E/E非飽和負載NMOS反相器 2.單元特點ViVoVDDMLMIVGGVoVi(KI/KL) R增大(1)雙電源(2) VOH =VDD (3)VOL與R有關(guān)，為有比電路；(4) VGG越高，tr越小，但是VOL越大，功耗越大。265.2.3 E/E非飽和負載NMOS反相器 2.單元特點V5.2.4自舉負載NMOS反相器

13、1. 結(jié)構(gòu)和自舉原理初始狀態(tài)： VI=VOH，Vo=VOL MB、ML飽和、MI非飽和VOL (VDD VTB VTL )22R(VOHVTI)其中： R =KIKL=(W/L)I(W/L)L有比電路ViVoVDDMBMIMLCBVGLVGL=VDDVTB275.2.4自舉負載NMOS反相器1. 結(jié)構(gòu)和自舉原理初始狀5.2.4自舉負載NMOS反相器1. 結(jié)構(gòu)和自舉原理(續(xù))自舉過程： Vi 變?yōu)閂OL ,MI截止,Vo上升， VGL隨Vo上升(電容自舉)， MB截止,ML逐漸由飽和進入 非飽和導(dǎo)通，上升速度加快。自舉結(jié)果： tr縮短，VOH可達到VDD。ViVoVDDMBMIMLCBVGL28

14、5.2.4自舉負載NMOS反相器1. 結(jié)構(gòu)和自舉原理(續(xù))5.2.4自舉負載NMOS反相器2. 寄生電容與自舉率 VGL CO = VGSL CB VGL = VGSL + Vo VGL=Vo=1+Co/CB1自舉率定義：CO由于寄生電容CO的存在：應(yīng)盡可能較小寄生電容Co，使達到80%以上。ViVoVDDMBMIMLCBVGL295.2.4自舉負載NMOS反相器2. 寄生電容與自舉率 5.2.4自舉負載NMOS反相器3. 漏電與上拉 自舉電路中的漏電，會使自舉電位VGL下降(尤其是低頻)，最低可降到：VGL=VDDVTB ， 因而ML變?yōu)轱柡蛯?dǎo)通，輸出VOH降低：VOH=VDDVTBVTL為

15、了提高輸出高電平，加入上拉元件MA (或RA)。ViVoVDDMBMIMLCBVGLMA305.2.4自舉負載NMOS反相器3. 漏電與上拉 5.2.5 E/D NMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMDMEVOH = VDD KD2(0 -VTD)(VDD -VOH)- (VDD -VOH) 2 = 0Vi為VOL時，ME截止，MD非飽和MD 為耗盡型器件， VTD 0，315.2.5 E/D NMOS反相器1. 結(jié)構(gòu)和工作原理Vi5.2.5 E/D NMOS反相器1. 結(jié)構(gòu)和工作原理（續(xù)）ViVoVDDMDMEKE2(VOH -VTE)VOL-VOL2 KD(0 -VTD)2 =

16、 VOL VTD 22R(VOHVTE)其中：R =KEKD=(W/L)E(W/L)L有比電路（近似于無比電路）Vi為VOH時，ME非飽和，MD飽和325.2.5 E/D NMOS反相器1. 結(jié)構(gòu)和工作原理（續(xù)5.2.5 E/D NMOS反相器2.單元特點(1)VOH比可達到電源電壓VDD(2)VOL與R有關(guān)，但是VTD是關(guān)鍵的因素，近似于無比電路，面積小。(3)上升過程由于負載管由飽和逐漸進入非飽和， tr縮短，速度快。ViVoVDDMDME335.2.5 E/D NMOS反相器2.單元特點(1)VOH5.2.6 CMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMPMNVi為VOL時，MN截

17、止，MP非飽和-Kp 2(VOL- VDD -VTP) (VOH-VDD ) (VOH-VDD ) 2 = 0VOH = VDD Vi為VOH時，MN非飽和，MP截止Kn2(VOH-VTN)VOL-VOL2 =0VOL=0 無比電路MP 為PMOS,VTP 0345.2.6 CMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVD5.2.6 CMOS反相器2.電壓傳輸特性及器件工作狀態(tài)表ViVoVDDMPMN截止非飽和VDD+VTPVi VDD飽和非飽和VO+VTNViVDD+VTP飽和飽和VO+VTPViVO+VTN非飽和飽和VTNViVO+VTP非飽和截止0ViVTNP管N管輸入電壓范圍0VOViV

18、DDVDDVDD+VTPVTN355.2.6 CMOS反相器2.電壓傳輸特性及器件工作狀態(tài)表5.2.6 CMOS反相器3.噪聲容限 0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪聲容限VNMmax=minVNMHmax, VNMLmax 365.2.6 CMOS反相器3.噪聲容限 0VOViVDDV5.2.6 CMOS反相器3.噪聲容限（續(xù)） (2) 最大噪聲容限VNMH=VOH-V* =VDD-V* VNML=V*-VOL=V*Vi =VDD+ VTP +VT

19、N o1 + o當V*為Vdd/2時，噪聲容限為最大（Vdd/2）其中：o =KNKP=N(W/L)NP(W/L)PV*將隨著o的變化而向相反方向變化NMOS和PMOS都飽和時有:記作V*V*VDD0VOViVDDo增大375.2.6 CMOS反相器3.噪聲容限（續(xù)） (2) 最大5.2.6 CMOS反相器4.瞬態(tài)特性 VoVDDViMPMNCL0VotVDD0VitVDD CL為負載電容，帶負載門數(shù)越多， 連線越長，CL越大，延遲越大。385.2.6 CMOS反相器4.瞬態(tài)特性 VoVDDViMP5.2.6 CMOS反相器4.瞬態(tài)特性（續(xù)1） (1)上升時間ViVoVDDMPMNCL0Vot

20、VDD90%10%tr2 VDD KP(VDD |VTP|)CL|VTP| 0.1VDDVDD |VTP| +1ln (19VDD 20 |VTP| )=KP越大 tr越小tr = tr1 + tr2 395.2.6 CMOS反相器4.瞬態(tài)特性（續(xù)1） (1)上升5.2.6 CMOS反相器4.瞬態(tài)特性（續(xù)2） (2)下降時間ViVoVDDMPMNCL2 VDD KN(VDD VTN)CLVTN 0.1VDDVDD VTN +1ln (19VDD 20 VTN)=KN越大 tf越小0VotVDD90%10%tftf = tf1 + tf2 405.2.6 CMOS反相器4.瞬態(tài)特性（續(xù)2） (2

21、)下降5.2.6 CMOS反相器4.瞬態(tài)特性（續(xù)3） (3)平均對延遲時間 tpd =(tpHL + tpLH )/20VitVDD50%0Vot50%tpHLVDDtpLHViVoVDDMPMN415.2.6 CMOS反相器4.瞬態(tài)特性（續(xù)3） (3)平均5.2.6 CMOS反相器5.功耗特性ViVoVDDMPMN(1) 靜態(tài)功耗PS 理想情況下靜態(tài)電流為0，實際存在漏電流（表面漏電，PN結(jié)漏電），有漏電功耗：PS = IosVDD CMOS電路功耗由三部分組成：靜態(tài)功耗、瞬態(tài)功耗和節(jié)點電容充放電功耗。 設(shè)計時應(yīng)盡量減小PN結(jié)面積 425.2.6 CMOS反相器5.功耗特性ViVoVDDMP

22、M5.2.6 CMOS反相器5.功耗特性（續(xù)1） (2)瞬態(tài)功耗Pt ViVoVDDMPMNCOCI0Vit0ITt Pt 2 1(tr+tf)ITmaxVDD c 由于節(jié)點都存在寄生電容，因而狀態(tài)轉(zhuǎn)換時輸入波形有一定的斜率，使NMOS和PMOS都處于導(dǎo)通態(tài)，存在瞬態(tài)電流，產(chǎn)生功耗： 設(shè)計時應(yīng)盡量減小tr和tf435.2.6 CMOS反相器5.功耗特性（續(xù)1） (2)瞬態(tài)5.2.6 CMOS反相器5.功耗特性（續(xù)2） (3)電容充放電功耗Pc 在狀態(tài)轉(zhuǎn)換過程中，結(jié)點電位的上升和下降，都伴隨著結(jié)點電容的充放電過程，產(chǎn)生功耗： 設(shè)計時應(yīng)盡量減小節(jié)點寄生電容Pc = CL VDD 2ViVoVDDM

23、PMNCL445.2.6 CMOS反相器5.功耗特性（續(xù)2） (3)電容5.2.6 CMOS反相器7.最佳設(shè)計 ViVoVDDMPMN(1)最小面積方案 芯片面積 A=(Wn Ln+ Wp Lp) 按工藝設(shè)計規(guī)則設(shè)計最小尺寸 Lp = Ln Wp = Wn 面積小、功耗小、非對稱延遲(2) 對稱延遲方案 上升時間與下降時間相同tr = tf 應(yīng)有：Kp = Kn，一般?。篖p=Ln則有：Wp/ Wn =n /p 2455.2.6 CMOS反相器7.最佳設(shè)計 ViVoVDDMP5.2.6 CMOS反相器7.最佳設(shè)計 ViVoVDDMPMN(3)對延遲最小方案（Tpd最?。?一般?。篖p = Ln

24、 Wp/Wn =12 CL=CE+(Wp Lp + Wn Ln) Cg0TpdWp/Wn00.40.81.21.62.02.4寄生電容CE增大Lp = Ln465.2.6 CMOS反相器7.最佳設(shè)計 ViVoVDDMP5.2.6 CMOS反相器7.最佳設(shè)計 (4)級間最佳驅(qū)動方案 Cg共N級CL0e5/ln設(shè)：級間尺寸比為，CL/Cg = 驅(qū)動相同負載延遲為1N-2N-1一般取 = 25則：每級門延遲為，總延遲 為N, N=，N=ln/ln可見： =e時，總延遲最小因此有： N = ln(/ln)475.2.6 CMOS反相器7.最佳設(shè)計 (4)級間最佳驅(qū)動5.2.6 CMOS反相器8.單元版

25、圖示例 485.2.6 CMOS反相器8.單元版圖示例 485.2.7 習(xí)題P134135：7.1 自舉MOS反向器7.2、7.3 E/D NMOS反向器7.4、CMOS反向器495.2.7 習(xí)題P134135：495-3 靜態(tài)MOS門電路505-3 靜態(tài)MOS門電路50 思考題 1. NMOS門電路中，輸入端數(shù)對特性有何影響（靜態(tài)和瞬態(tài)）？設(shè)計時如何考慮？2. CMOS門電路中，輸入端數(shù)對特性有何影響（靜態(tài)和瞬態(tài)）？設(shè)計時如何考慮？ 51 思5.3.1 NMOS門電路1. 或非門（nor?）VDDABCFVDDABCF輸入管等效 等效為反相器進行性能分析，按最壞條件滿足性能要求進行設(shè)計。52

26、5.3.1 NMOS門電路1. 或非門（nor?）VDDA5.3.1 NMOS門電路2. 與非門（nand?） 等效為反相器時，等效輸入管寬長比減小，嚴重影響VOL和tf ，因此輸入端數(shù)不宜過多。VDDABF輸入管等效VDDABF535.3.1 NMOS門電路2. 與非門（nand?） 5.3.1 NMOS門電路3. 與或非門（aoi?）VDDABCFDEVDDFABCDE545.3.1 NMOS門電路3. 與或非門（aoi?）V5.3.1 NMOS門電路4. 或與非門（oai?）VDDAFDBCEVDDFADBCE555.3.1 NMOS門電路4. 或與非門（oai?）V5.3.1 NMOS

27、門電路5. 異或門（xor）VDDFABVDDVDDVDDABFF = AB + AB =A+B + AB 565.3.1 NMOS門電路5. 異或門（xor）VDDFA5.3.1 NMOS門電路6. 異或非門（nxor）F = AB + AB =AB (A+ B) VDDVDDVDDABFVDDFAB575.3.1 NMOS門電路6. 異或非門（nxor）F =5.3.1 NMOS門電路6. 異或非門（ nxor）續(xù)F = AB + ABVDDABF 電路結(jié)構(gòu)簡單，但是與其它單元級聯(lián)時會有電流灌入前級，影響輸出低電平。585.3.1 NMOS門電路6. 異或非門（ nxor）續(xù)F5.3.1

28、NMOS門電路7. 同相推挽輸出驅(qū)動門VDDAFVDDAFVDDAFE/D結(jié)構(gòu)輸出上拉結(jié)構(gòu)輸出輸出高電平低595.3.1 NMOS門電路7. 同相推挽輸出驅(qū)動門VDDA5.3.1 NMOS門電路8. 反相推挽輸出驅(qū)動門VDDAFVDDAFVDDAFE/D結(jié)構(gòu)輸出上拉結(jié)構(gòu)輸出輸出高電平低605.3.1 NMOS門電路8. 反相推挽輸出驅(qū)動門VDDA5.3.1 NMOS門電路9. 三態(tài)驅(qū)動門FAEnVDDFAEnVDD同相反相615.3.1 NMOS門電路9. 三態(tài)驅(qū)動門FAEnVDDF5.3.2 CMOS門電路1. 或非門（nor?） (1)電路結(jié)構(gòu)示例VDDCBFnor4ADVDDABFFno

29、r2VDDCBFnor3A625.3.2 CMOS門電路1. 或非門（nor?） (1)5.3.2 CMOS門電路1. 或非門（nor?） (2)性能分析示例VDDABFnor2PMOS管導(dǎo)通時等效PMOS管的寬長比減小NMOS管隨著導(dǎo)通NMOS管個數(shù)的增加等效寬長比加大輸入端數(shù)過多將嚴重影響tr(速度)和噪聲容限635.3.2 CMOS門電路1. 或非門（nor?） (2)5.3.2 CMOS門電路1. 或非門（nor?） (3)單元版圖示例645.3.2 CMOS門電路1. 或非門（nor?） (3)5.3.2 CMOS門電路2. 與非門（nand?） (1)電路結(jié)構(gòu)示例VDDABFnan

30、d4CDFABnand3CVDDABFnand2VDD655.3.2 CMOS門電路2. 與非門（nand?） (15.3.2 CMOS門電路2. 與非門（nand?） (2)性能分析示例NMOS管導(dǎo)通時等效NMOS管的寬長比減小PMOS管隨著導(dǎo)通PMOS管個數(shù)的增加等效寬長比加大ABFnand2VDD輸入端數(shù)過多將嚴重影響tf(速度)和噪聲容限665.3.2 CMOS門電路2. 與非門（nand?） (25.3.2 CMOS門電路2. 與非門（nand?） (3)單元版圖示例675.3.2 CMOS門電路2. 與非門（nand?） (368685.3.2 CMOS門電路3. 與或非門（aoi

31、） (1)示例1: aoi32VDDABFCEDABCDE695.3.2 CMOS門電路3. 與或非門（aoi） (1)70705.3.2 CMOS門電路3. 與或非門（aoi?.?） (2)示例2: aoi221VDDABFDABCEEDC715.3.2 CMOS門電路3. 與或非門（aoi?.?）5.3.2 CMOS門電路4.或與非門（oai?.?） (1)示例1: oai32VDDABFDABCEDCE725.3.2 CMOS門電路4.或與非門（oai?.?） 5.3.2 CMOS門電路4.或與非門（oai?.?） (2)示例2: oai221VDDACFABEBEDDC735.3.2

32、CMOS門電路4.或與非門（oai?.?） 5.3.2 CMOS門電路 5.異或門（xor） (1)示例1ABFF = A+B + AB745.3.2 CMOS門電路 5.異或門（xor） (1)示5.3.2 CMOS門電路5.異或門（xor） (2)示例2、3AVDDBFVDDVDDABF755.3.2 CMOS門電路5.異或門（xor） (2)示例5.3.2 CMOS門電路 6.異或非門（nxor） (1)示例1ABFF= AB(A+B) 765.3.2 CMOS門電路 6.異或非門（nxor） (15.3.2 CMOS門電路6.異或非門（nxor） (2)示例2、3ABFVDDVDDVD

33、DABF775.3.2 CMOS門電路6.異或非門（nxor） (2)5.3.2 CMOS門電路7.驅(qū)動三態(tài)門FAEnVDDFAEnVDDVDDAFCCCC785.3.2 CMOS門電路7.驅(qū)動三態(tài)門FAEnVDDFA5.3.2 CMOS門電路8.鐘控三態(tài)門VDDACFCABFCCVDDABFCCVDD鐘控或非門鐘控與非門鐘控反相器795.3.2 CMOS門電路8.鐘控三態(tài)門VDDACFCAB5.3.2 CMOS門電路9.偽NMOS邏輯門 用一個常通PMOS代替CMOS邏輯中的P型邏輯塊，簡化了電路，減小了輸入電容。但是，增加了靜態(tài)功耗，抬高了VOL(有比電路)。VDDFA1A2A3B1B2N

34、邏輯塊VDDA1FCA2B1B2DN邏輯塊805.3.2 CMOS門電路9.偽NMOS邏輯門 用5.3.3 習(xí)題P164165：8.1 CMOS電路圖8.2、8.3 E/D NMOS計算8.4 功能分析（三態(tài)）815.3.3 習(xí)題P164165：815-4動態(tài)MOS電路 825-4動態(tài)MOS電路 825.4.1 動態(tài)MOS電路基本原理 MOS管的柵極存在寄生電容，而且漏電小。因此，具有一定時間的信號存儲功能。為了信號不被丟失，有最低工作頻率限制。VoViVDDMPMNViVoVDDMLMI835.4.1 動態(tài)MOS電路基本原理 MOS管的柵5.4.2 動態(tài)NMOS電路 1.基本單元結(jié)構(gòu)有比電路

35、ViVoVDDDViDVo845.4.2 動態(tài)NMOS電路 1.基本單元結(jié)構(gòu)有比電5.4.2 動態(tài)NMOS電路 2.改進的單元結(jié)構(gòu)無比電路VoViVoVDD2D1Vi21D855.4.2 動態(tài)NMOS電路 2.改進的單元結(jié)構(gòu)無比5.4.2 動態(tài)NMOS電路 3.改進的單元結(jié)構(gòu)低功耗無比電路ViVo21ViVo2D11D865.4.2 動態(tài)NMOS電路 3.改進的單元結(jié)構(gòu)低功5.4.2 動態(tài)NMOS門電路示例 4. 門電路示例AVoVDDDBBVoVDD2D1AAVo2D11DC875.4.2 動態(tài)NMOS門電路示例 4. 門電路示例A5.4.2 動態(tài)NMOS門電路示例 4. 移位寄存器示例Vi

36、Vo2D111F22E885.4.2 動態(tài)NMOS門電路示例 4. 移位寄存器示5.4.3 動態(tài)CMOS單元電路 1.基本單元結(jié)構(gòu)VDDABFVcVDDABFCC895.4.3 動態(tài)CMOS單元電路 1.基本單元結(jié)構(gòu)VD5.4.3 動態(tài)CMOS單元電路 2.移位寄存器示例ViVoVDDVDD905.4.3 動態(tài)CMOS單元電路 2.移位寄存器示例V5.4.3 動態(tài)CMOS單元電路 3.改進的單元結(jié)構(gòu)預(yù)充結(jié)構(gòu)VDDFA1A2A3B1B2N邏輯塊預(yù)充管 若預(yù)充過程中輸入都為“0”，預(yù)充結(jié)束后，輸入信號才到達，會出現(xiàn)電荷再分配問題。 若預(yù)充過程中輸入信號到達，可能會產(chǎn)生比較大的直流功耗。915.4.

37、3 動態(tài)CMOS單元電路 3.改進的單元結(jié)構(gòu)5.4.3 動態(tài)CMOS單元電路 3.改進的單元結(jié)構(gòu)預(yù)充求值結(jié)構(gòu)AVoVDDB1預(yù)充管求值管NC1型邏輯塊 預(yù)充過程中，輸入信號到達，求值過程中輸入信號不可改變。避免了電荷再分配和產(chǎn)生大的直流功耗問題。925.4.3 動態(tài)CMOS單元電路 3.改進的單元結(jié)構(gòu)5.4.4 動態(tài)CMOS電路的級聯(lián) 1.級聯(lián)的問題 后級門開始求值時，輸入信號并不是前級門求出的值，而是前級門預(yù)充的值“1”。因此，當前級門求出值時，后級門預(yù)充的“1”已丟失，無法再進行正確求值。AVoVDDB1預(yù)充管求值管C1AVoVDDB1預(yù)充管求值管C1N邏輯塊935.4.4 動態(tài)CMOS電

38、路的級聯(lián) 1.級聯(lián)的問題 5.4.4 動態(tài)CMOS電路的級聯(lián) 2.多項時鐘解決級聯(lián)問題準兩相時鐘21一級預(yù)充、鎖存一級求值二級求值二級預(yù)充、鎖存二級求值一級預(yù)充、鎖存AVoVDDBC1預(yù)充管求值管AVoVDDB2預(yù)充管求值管C221121N邏輯塊945.4.4 動態(tài)CMOS電路的級聯(lián) 2.多項時鐘解決級5.4.4 動態(tài)CMOS電路的級聯(lián) 3. Domino邏輯解決級聯(lián)問題AVoVDDBC1預(yù)充管求值管AVoVDDB1預(yù)充管求值管C11N邏輯塊總是當前級門求出值時，后級門才開始進行求值。955.4.4 動態(tài)CMOS電路的級聯(lián) 3. Domino5.4.4 動態(tài)CMOS電路的級聯(lián) 4. N-P邏輯

39、解決級聯(lián)問題AVoVDDBC預(yù)充管求值管邏輯塊NAVoVDDBC預(yù)充管求值管邏輯塊P965.4.4 動態(tài)CMOS電路的級聯(lián) 4. N-P邏輯解5.5 MOS觸發(fā)器電路 975.5 MOS觸發(fā)器電路 975.5.1 MOS RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)1RSQQQQRSNMOS(E/D)電路圖QQSRVDDVDDVDDVDDQQSRCMOS電路圖不能有“11”狀態(tài)985.5.1 MOS RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)15.5.1 MOS RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)2RSQQQQRSNMOS(E/D)電路圖QQSRVDDVDDCMOS電路圖QQSRVDD不能有“00”狀態(tài)995.

40、5.1 MOS RS觸發(fā)器 1.基本RS觸發(fā)器結(jié)構(gòu)25.5.1 MOS RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)1RSQQQQRSCPCPNMOS(E/D)電路圖QQSRVDDVDDCPCPCMOS電路圖QSCPQRVDDCPCP不能有“11”狀態(tài)1005.5.1 MOS RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)15.5.1 MOS RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)2RSQQQQRSCPCPQQSRVDDVDDCPNMOS(E/D)電路圖QQSRCPVDDCPCPCMOS電路圖不能有“00”狀態(tài)1015.5.1 MOS RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)25.5.1 MOS RS觸發(fā)器 2.鐘控RS觸發(fā)

41、器結(jié)構(gòu)3RSCPQQQQRSCPVDDCPCPCPCMOS電路圖不能有“11”和“00”狀態(tài)1025.5.1 MOS RS觸發(fā)器 2.鐘控RS觸發(fā)器結(jié)構(gòu)35.5.2靜態(tài)MOS D觸發(fā)器 1.電平觸發(fā)D觸發(fā)器(鎖存器Latch)DQQCPQQDCP高電平觸發(fā)QQDCPQQCPD低電平觸發(fā)1035.5.2靜態(tài)MOS D觸發(fā)器 1.電平觸發(fā)D觸發(fā)器(鎖存5.5.2靜態(tài)MOS D觸發(fā)器 2.邊沿觸發(fā)D觸發(fā)器(主從D觸發(fā)器)后沿下降沿（后沿）觸發(fā)QQDCPDQQCPQQDQQCPQQ1045.5.2靜態(tài)MOS D觸發(fā)器 2.邊沿觸發(fā)D觸發(fā)器(主從5.5.2靜態(tài)MOS D觸發(fā)器 2.邊沿觸發(fā)D觸發(fā)器(主從

42、D觸發(fā)器)前沿上升沿（前沿）觸發(fā)QQDCPDQQCPQQDQQCPQQ1055.5.2靜態(tài)MOS D觸發(fā)器 2.邊沿觸發(fā)D觸發(fā)器(主從5.5.3準靜態(tài)CMOS D觸發(fā)器 1.電平觸發(fā)D觸發(fā)器(鎖存器Latch) 1DQCPCPCPCPQDQCPCPCPCPQDQCPCPCPCPDCPCPQ1065.5.3準靜態(tài)CMOS D觸發(fā)器 1.電平觸發(fā)D觸發(fā)器(5.5.3準靜態(tài)CMOS D觸發(fā)器 1.電平觸發(fā)D觸發(fā)器(鎖存器Latch) 2QCPDCPCPCPQSCPDCPQSRCPCPCLKCPCPCPDCPCPCPQS1075.5.3準靜態(tài)CMOS D觸發(fā)器 1.電平觸發(fā)D觸發(fā)器(5.5.3準靜態(tài)C

43、MOS D觸發(fā)器 2.邊沿觸發(fā)D觸發(fā)器（主從D觸發(fā)器）QQDCLKCLKCPCPCPDCPCPCPRQCPCPCPCPQSRSdffprbsb1085.5.3準靜態(tài)CMOS D觸發(fā)器 2.邊沿觸發(fā)D觸發(fā)器（5.5.3 準靜態(tài)CMOS D觸發(fā)器 3.版圖示例dffpdffpsdffpr1095.5.3 準靜態(tài)CMOS D觸發(fā)器 3.版圖示例dffp5.5.4 斯密特觸發(fā)器 1. NMOS斯密特觸發(fā)器VDDViVo0VotV-V+t0ViV-0VOHVOLVOViV+T1T2VFN1105.5.4 斯密特觸發(fā)器 1. NMOS斯密特觸發(fā)器VDD5.5.4 斯密特觸發(fā)器 2. CMOS斯密特觸發(fā)器V

44、+V-VDD0VDDVOViVDDViVoVDD0VitV-V+Vo0t1115.5.4 斯密特觸發(fā)器 2. CMOS斯密特觸發(fā)器V+V5.6 MOS其它單元電路 1125.6 MOS其它單元電路 1120t0Vbt0VcptVa0VRSTt5.6.1 振蕩器及分頻電路RSTcpQQDCPabR振蕩器整形二分頻 可以通過改變反相器級數(shù)和驅(qū)動能力以及增加電阻電容的方式來改變振蕩頻率。1130t0Vbt0VcptVa0VRSTt5.6.1 振蕩器及分5.6.2 上電復(fù)位電路0ta0bt0ct0tQ00tQ10tQ20tCP來改變復(fù)位時間 可以通過改變電容和MOS管尺寸QQDCPRQQDCPRQQD

45、CPRQ0Q1Q2CPRST應(yīng)用VDDcba1145.6.2 上電復(fù)位電路0ta0bt0ct0tQ00tQ105.6.3 沿判斷電路（沿提取電路） 1.判斷上升沿ABF00t0tVAtVBVF 可以通過改變反相延遲時間的長短來改變輸出脈沖的寬度。1155.6.3 沿判斷電路（沿提取電路） 1.判斷上升沿A地址譯碼控制5.6.3 沿判斷電路（沿提取電路） 2.判斷下降沿00t0tVAtVBVFABF116地址譯碼控制5.6.3 沿判斷電路（沿提取電路） 2.5.6.4 開關(guān)邏輯電路（傳輸門邏輯） 1. NMOS多路開關(guān)EVCCF= P1AB+P2AB+P3AB+P4ABP4P3P2P1AABBF 可以通過增加上拉和驅(qū)動電路來提高速度。1175.6.4 開關(guān)邏輯電路（傳輸門邏輯） 1. NMOS5.6.4 開關(guān)邏輯電路（傳輸門邏輯） 2. CMOS多