計(jì)算機(jī)類(lèi)專(zhuān)業(yè)人才系統(tǒng)能力培養(yǎng)2013-111系統(tǒng)能力培養(yǎng)研究清華大學(xué)北京大學(xué)國(guó)防科技大學(xué)南京大學(xué)浙江大學(xué)北京航空航天大學(xué)東南大學(xué)西安交通大學(xué)電子科技大學(xué)西安電子科技大學(xué)教育部計(jì)算機(jī)類(lèi)教學(xué)指導(dǎo)委員會(huì)系統(tǒng)能力培養(yǎng)研究組凝練成果，突出示范分類(lèi)試點(diǎn)，合作推廣2系統(tǒng)能力培養(yǎng)的探究學(xué)生能夠建立計(jì)算機(jī)系統(tǒng)觀、具備計(jì)算機(jī)系統(tǒng)設(shè)計(jì)能力是計(jì)算機(jī)專(zhuān)業(yè)高素質(zhì)創(chuàng)新人才培養(yǎng)關(guān)鍵標(biāo)志。數(shù)字邏輯、計(jì)算機(jī)組成、操作系統(tǒng)和編譯技術(shù)是最核心的計(jì)算機(jī)專(zhuān)業(yè)課程。研究數(shù)理邏輯、數(shù)字邏輯、計(jì)算機(jī)組成、操作系統(tǒng)和編譯技術(shù)課程關(guān)系，通過(guò)教學(xué)和實(shí)驗(yàn)兩個(gè)方面進(jìn)行整體探討和設(shè)計(jì)。以MIPS指令集為基礎(chǔ)，使得學(xué)生能夠設(shè)計(jì)一臺(tái)功能計(jì)算機(jī)、一套操作系統(tǒng)和一套編譯系統(tǒng)。3計(jì)算機(jī)專(zhuān)業(yè)系統(tǒng)能力系統(tǒng)功能：輸入、輸出及其關(guān)系結(jié)構(gòu)：元素及其關(guān)系系統(tǒng)分析能力系統(tǒng)綜合能力系統(tǒng)驗(yàn)證能力系統(tǒng)創(chuàng)新能力4計(jì)算機(jī)專(zhuān)業(yè)系統(tǒng)能力系統(tǒng)功能：輸入、輸出及其關(guān)系結(jié)構(gòu)：元素及其關(guān)系系統(tǒng)分析能力給定結(jié)構(gòu)和輸入，分析輸出系統(tǒng)綜合能力

給定輸入和輸出，綜合結(jié)構(gòu)系統(tǒng)驗(yàn)證能力給定結(jié)構(gòu)，確定與功能符合系統(tǒng)創(chuàng)新能力

設(shè)計(jì)新的功能與結(jié)構(gòu)5系統(tǒng)能力準(zhǔn)則工業(yè)標(biāo)準(zhǔn)MIPS指令集，標(biāo)準(zhǔn)C語(yǔ)言工程規(guī)模57條MIPS指令，支持標(biāo)準(zhǔn)C語(yǔ)言關(guān)鍵子集工程方法探索一般性方法6系統(tǒng)能力培養(yǎng)目標(biāo)實(shí)現(xiàn)57條MIP指令確定數(shù)字邏輯部件實(shí)現(xiàn)標(biāo)準(zhǔn)C語(yǔ)言到MIPS編譯，及支持GCC實(shí)現(xiàn)支持MIPS指令集的操作系統(tǒng)7研究與實(shí)踐（2007～2013）2006200720082009201020112012組建團(tuán)隊(duì)規(guī)劃研究，頂層設(shè)計(jì)精選本科生首次完成MIPS處理器開(kāi)發(fā)數(shù)字電路首輪實(shí)驗(yàn)編譯技術(shù)首先調(diào)整數(shù)字電路全面調(diào)整編譯技術(shù)全面調(diào)整自主開(kāi)發(fā)統(tǒng)一硬件實(shí)驗(yàn)平臺(tái)數(shù)字電路全面實(shí)施編譯技術(shù)全面實(shí)施全面重構(gòu)硬件代碼(特別是MIPS代碼)OS調(diào)整，模擬器運(yùn)行OS全面實(shí)施，模擬器/硬件雙平臺(tái)同時(shí)實(shí)施計(jì)組引入HDL和EDA計(jì)組全面實(shí)施新計(jì)組(融合數(shù)電)系統(tǒng)觀點(diǎn)與工程能力計(jì)算機(jī)專(zhuān)業(yè)工程認(rèn)證8實(shí)踐體會(huì)定位不同，選擇不同不需要學(xué)習(xí)CPU設(shè)計(jì)目標(biāo)不同，選擇不同學(xué)生能力不行，選擇簡(jiǎn)單傳統(tǒng)設(shè)計(jì)CPU方法難度大CPU數(shù)據(jù)通路，圖方法十幾條，行為模型持續(xù)探索工程方法，讓學(xué)生有巔峰體驗(yàn)工程方法存在嗎？9π的啟示：圖直觀性與表達(dá)式精確性劉徽（約公元225年—295年）提出了-“割圓術(shù)”，計(jì)算到圓內(nèi)接96邊形，求得π=3.14。祖沖之（公元429年—公元500年）求出π在3.1415926與3.1415927之間。計(jì)算到圓內(nèi)接16384邊形。萊布尼茨(1646—1716)提出π的表達(dá)式當(dāng)取項(xiàng)，π/4=0.7853981634的前八位保持一致。10方法論系統(tǒng)論觀點(diǎn)貝塔朗菲提出“一般系統(tǒng)論”系統(tǒng)作為研究對(duì)象，以及功能與結(jié)構(gòu)關(guān)系。系統(tǒng)方法分析方法：給出系統(tǒng)輸入和結(jié)構(gòu)，求取系統(tǒng)輸出綜合方法：給出系統(tǒng)功能，構(gòu)建系統(tǒng)結(jié)構(gòu)。結(jié)構(gòu)主義觀點(diǎn)皮亞杰提出結(jié)構(gòu)主義結(jié)構(gòu)<S,R,F,C>整體性、轉(zhuǎn)換、自身調(diào)整性三個(gè)語(yǔ)言環(huán)境觀點(diǎn)李未提出對(duì)象語(yǔ)言、模型語(yǔ)言和元語(yǔ)言11集合及邏輯作為CPU模型描述用形式邏輯的方法可以容易看出，存在某種[指令集]在理論上足以控制和執(zhí)行任意順序的操作……從當(dāng)前的觀點(diǎn)出發(fā)，選擇一個(gè)[指令集]時(shí)考慮的更多更實(shí)際的問(wèn)題是：[指令集]要求的設(shè)備簡(jiǎn)單性，在實(shí)際重要的問(wèn)題中有明確應(yīng)用和解決該類(lèi)問(wèn)題的速度?！狟urks,Goldstine&vonNeumann,1947以CPU指令集對(duì)象語(yǔ)言，以命題邏輯和集合以及數(shù)字邏輯部件為模型語(yǔ)言。用集合關(guān)系概念顯示地描述數(shù)字邏輯部件之間的關(guān)系。用命題公式顯示地描述控制信號(hào)。12CPU結(jié)構(gòu)模型用結(jié)構(gòu)模型方法構(gòu)建MIPS指令集的CPU模型CPU結(jié)構(gòu)模型<S,F,R,C>S：數(shù)字邏輯部件、多路選擇器及控制部件F：數(shù)字邏輯部件功能及控制信號(hào)邏輯公式R：數(shù)據(jù)通路C：{P0,P1,P2,P3,P4,P5,P6,P7,P8}在存儲(chǔ)器中

存儲(chǔ)指令13構(gòu)思綜合與工程綜合方法（SI&SE）SynthesisofIdea&synthesisofEngineering構(gòu)思指令數(shù)據(jù)通路根據(jù)一條指令的含義，構(gòu)造數(shù)字邏輯部件關(guān)系表工程綜合方法（一般性方法）

小綜合（指令數(shù)據(jù)通路）給出一條指令的選擇器（1輸入1輸出）表給出一條指令的選擇器控制邏輯公式表和部件控制邏輯公式表

大綜合指令集數(shù)據(jù)通路）求CPU部件控制邏輯公式求CPU數(shù)據(jù)通路集合求CPU數(shù)據(jù)通路控制邏輯公式14數(shù)字邏輯部件數(shù)字邏輯部件組合邏輯設(shè)計(jì)，包括編碼器、譯碼器、比較器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、奇偶校驗(yàn)器、算術(shù)邏輯單元、乘法器、數(shù)據(jù)擴(kuò)展器等。時(shí)序邏輯設(shè)計(jì)，包括計(jì)數(shù)器、寄存器、移位器等數(shù)字邏輯的理論基礎(chǔ)—布爾代數(shù)？組合邏輯給出功能描述（真值表）命題邏輯方法求出（、、）邏輯范式構(gòu)建邏輯部件（非門(mén)、與門(mén)、或門(mén)）Verilog等軟件實(shí)現(xiàn)時(shí)序邏輯方法相似15寄存器、選擇器及控制信號(hào)選擇器表Mux1PCMux2Mem.addressMux3Mem.writeDataMux4IRMux5Regs.Rreg1Mux6Regs.Rreg2Mux7Regs.WregMux8Regs.WdataMux9AMux10BMux11ALU.AMux12ALU.BMux13ALU.funcMux14ALUOutMux15MDU.AMux16MDU.BMux17MDU.funcMux18LS~2Mux19SU.shamtMux20SU.dataMux21SU.funcMux22S16~32Mux23S18~32選擇器控制信號(hào)CtrlMux1_1CtrlMux2_1CtrlMux3_1CtrlMux4_1CtrlMux5_1CtrlMux6_1CtrlMux7_1CtrlMux8_1CtrlMux9_1CtrlMux10_1CtrlMux11_1CtrlMux12_1CtrlMux13_1CtrlMux14_1CtrlMux15_1CtrlMux16_1CtrlMux17_1CtrlMux18_1CtrlMux19_1CtrlMux20_1CtrlMux21_1CtrlMux22_1CtrlMux23_1寄存器控制信號(hào)CtrlPCCtrlMemReadCtrlMemWriteCtrlIRCtrlRegsReadCtrlRegsWriteCtrlACtrlBCtrlALUOutCtrlHiCtrlLoCtrlSUCtrlS16~32CtrlS18~32CtrlLS~2CtrlSBWCtrlscReg寄存器PCMemReadMemWriteIRRegsReadRegsWriteABALUOutHiLoSUS16~32S18~32LS~2SBWscReg16相同數(shù)據(jù)通路指令addrd,rs,rtrd=rs+rt0x00rsrtrd0x000x20加法溢addurd,rs,rtrd=rs+rt0x00rsrtrd0x000x21加法subrd,rt,rsrd=rt-rs0x00rsrtrd0x000x22減法溢suburd,rt,rsrd=rt-rs0x00rsrtrd0x000x23減法andrd,rs,rtrd=rsrt0x00rsrtrd0x000x24邏輯與orrd,rs,rtrd=rsrt0x00rsrtrd0x000x25邏輯或xorrd,rt,rsrd=(rtrs)0x00rsrtrd0x000x26或非norrd,rs,rtrd=(rsrt)0x00rsrtrd0x000x27與非sltrd,rt,rsrd=rs<rt0x00rsrtrd0x000x2a小于slturd,rt,rsrd=rs<rt0x00rsrtrd0x000x2b無(wú)符號(hào)小于指令含義簡(jiǎn)單清楚如何用數(shù)據(jù)邏輯部件實(shí)現(xiàn)？17構(gòu)思指令簡(jiǎn)單數(shù)據(jù)通路(表1.1)addrd,rs,rt的含義rd=rs+rt指令執(zhí)行用數(shù)字邏輯部件序列表示確定數(shù)字邏輯部件確定邏輯部件之間關(guān)系根據(jù)寄存器上跳沿觸發(fā)安排關(guān)系對(duì)的次序P0PCMem.addressPCALU.A+4ALU.B0x20ALU.fincP1ALUALUOutMemIRP2ALUOutPCIR[31:26]CU.IR31~26IR[25:21]Regs.RReg1IR[20:16]Regs.RReg2IR[15:11]Regs.WregIR[5:0]CU.IR5~0P3Regs.Rdata1ARegs.Rdata2BP4AALU.ABALU.BCU.funcALU.funcP5ALUALUOutP6ALUOutRegs.Wdata18選擇器關(guān)系—簡(jiǎn)單數(shù)據(jù)通路(表1.2)一般方法構(gòu)建數(shù)字邏輯部件之間關(guān)系查選擇器對(duì)應(yīng)表，確定關(guān)系偶對(duì)19指令碼控制信號(hào)指令：0x00&(0x20|0x21|0x22||0x23|0x24|0x25|0x26|0x27|0x2a|0x2b)CtrlOP[1]=(~op[5]&~op[4]&~op[3]&~op[2]&~op[1]&~op[0])&((op[5]&~op[4]&~op[3]&~op[2]&~op[1]&~op[0])||(op[5]&~op[4]&~op[3]&~op[2]&~op[1]&op[0])||(op[5]&~op[4]&~op[3]&~op[2]&op[1]&~op[0])||(op[5]&~op[4]&~op[3]&~op[2]&op[1]&op[0])||(op[5]&~op[4]&~op[3]&op[2]&~op[1]&~op[0])||(op[5]&~op[4]&~op[3]&op[2]&~op[1]&op[0])||(op[5]&~op[4]&~op[3]&op[2]&op[1]&~op[0])||(op[5]&~op[4]&~op[3]&op[2]&op[1]&op[0])||(op[5]&~op[4]&op[3]&~op[2]&~op[1]&~op[0])||(op[5]&~op[4]&op[3]&~op[2]&~op[1]&op[0]));根據(jù)指令碼和功能碼變換為邏輯表達(dá)式形成指令碼控制信號(hào)20寄存器及選擇器控制信號(hào)CtrlPCP[2]CtrlMemReadP[0]CtrlIRP[1]CtrlRegsRead1P[2]&CtrlOP[1]CtrlRegsRead2P[2]&CtrlOP[1]CtrlRegsWriteP[6]&CtrlOP[1]CtrlAP[3]&CtrlOP[1]CtrlBP[3]&CtrlOP[1]CtrlALUOutP[1]||P[5]&CtrlOP[1]CtrlMux1_0P[2]CtrlMux2_0P[0]CtrlMux4_0P[1]CtrlMux11_0P[0]CtrlMux12_0P[0]CtrlMux13_0P[0]CtrlMux14_0P[1]CtrlMux5_1P[2]&CtrlOP[1]CtrlMux6_1P[2]&CtrlOP[1]CtrlMux7_1P[2]&CtrlOP[1]CtrlMux8_1P[6]&CtrlOP[1]CtrlMux9_1P[3]&CtrlOP[1]CtrlMux10_1P[3]&CtrlOP[1]CtrlMux11_1P[4]&CtrlOP[1]CtrlMux12_1P[4]&CtrlOP[1]CtrlMux13_1P[4]&CtrlOP[1]CtrlMux14_1P[5]&CtrlOP[1]根據(jù)數(shù)據(jù)通路(表1.2)以及指令碼控制信號(hào)CtrlOP[1]給出寄存器控制信號(hào)和選擇器控制信號(hào)。21Verilog實(shí)現(xiàn)信號(hào)Initial_moduleinit(.clk(clk),.start(start),.CtrlPC(CtrlPC),.CtrlMemRead(CtrlMemRead),.CtrlIR(CtrlIR),.CtrlRegsRead1(CtrlRegsRead1),.CtrlRegsRead2(CtrlRegsRead2),.CtrlRegsWrite(CtrlRegsWrite),.CtrlA(CtrlA),.CtrlB(CtrlB),.CtrlALUOut(CtrlALUOut),.CtrlMux1_0(CtrlMux1_0),.CtrlMux2_0(CtrlMux2_0),.CtrlMux4_0(CtrlMux4_0),.CtrlMux5_1(CtrlMux5_1),.CtrlMux6_1(CtrlMux6_1),.CtrlMux7_1(CtrlMux7_1),.CtrlMux8_1(CtrlMux8_1),.CtrlMux9_1(CtrlMux9_1),.CtrlM10_1(CtrlM10_1),.CtrlMux11_0(CtrlMux11_0),.CtrlMux11_1(CtrlMux11_1),.CtrlMux12_0(CtrlMux12_0),.CtrlMux12_1(CtrlMux12_1),.CtrlMux13_0(CtrlMux13_0),.CtrlMux13_1(CtrlMux13_1),.CtrlMux14_0(CtrlMux14_0),.CtrlMux14_1(CtrlMux14_1));22實(shí)現(xiàn)簡(jiǎn)單數(shù)據(jù)通路(表1.2)P0Register_modulePC(.write(CtrlPC),.data_in(Mux1_data),.data_out(PCdata));data_mux_1Mux2(.sel(CtrlMux2_0),dataIn(PCdata),.dataOut(Mux2_out));MemoryMem(.clock(clk),.address(Mux2_out[14:0]),.read(CtrlMemRead),.q(Mem_out));data_mux_2Mux11(.sel(CtrlMux11_0),.sel(CtrlMux11_1),dataIn0(PCdata),dataIn1(aout),.dataOut(Mux11_out));data_mux_2Mux12(.sel(CtrlMux12_0),.sel(CtrlMux12_1),dataIn0(32'0x0004),dataIn1(bout),.dataOut(Mux12_out));data_mux_2Mux13(.sel(CtrlMux13_0),.sel(CtrlMux13_1),dataIn0(6'0x20),dataIn1(CU_func),.dataOut(Mux13_out));ALU_moduleALU(.ALU_a(Mux11_out),.ALU_b(Mux12_out),.func(Mux13_out),.ALUresult(ALUresult));23實(shí)現(xiàn)簡(jiǎn)單數(shù)據(jù)通路(表1.2)P1data_mux_1Mux14(.sel(CtrlMux14_0),dataIn(ALUresult),.dataOut(Mux14_out));Register_moduleALUout(.write(CtrlALUOut),.data_in(Mux14_out),.data_out(AluOut));data_mux_1Mux4(.sel(CtrlMux4_0),dataIn(Mem_out),.dataOut(Mux4_out));24實(shí)現(xiàn)簡(jiǎn)單數(shù)據(jù)通路(表1.2)P2IR_moduleIR(.write(CtrlIR),.data_in(Mux4_out),.ir31_26(op),.ir25_21(rs),.ir20_16(rt),

.ir15_11(rd),.ir10_6(shamt),.ir5_0(func));data_mux_1Mux1(.sel(CtrlMux1_0),dataIn(AluOut),.dataOut(M1_data));Control_UnitCU(.ir31_26(ir31_26),.ir5_0(ir5_0),.op(CU_func));data_mux_1Mux5(.sel(CtrlM5_1),dataIn(rs),.dataOut(Mux5_out));data_mux_1Mux6(.sel(CtrlM6_1),dataIn(rt),.dataOut(Mux6_out));data_mux_1Mux7(.sel(CtrlM7_1),dataIn(rd),.dataOut(Mux7_out));25實(shí)現(xiàn)簡(jiǎn)單數(shù)據(jù)通路(表1.2)P3,P4,P5,P6Regs_moduleRegs(.write(CtrlRegsWrite),.data_in(Mux8_out),.writeaddress(Mux7_out),.CtrlRegsRead1(CtrlRegsRead1),.address1(Mux5_out),.read_out1(memReadout1),.CtrlRegsRead2(CtrlRegsRead2),.address2(Mux6_out),.read_out2(memReadout2));data_mux_1Mux9(.sel(CtrlMux9_1),dataIn(memReadout1),.dataOut(Mux9_out));Register_moduleA(.write(CtrlA),.data_in(Mux9_out),.data_out(aout));data_mux_1Mux10(.sel(CtrlMux10_1),dataIn(memReadout2),.dataOut(Mux10_out));Register_moduleB(.write(CtrlB),.data_in(Mux10_out),.data_out(bout));data_mux_1M8(.sel(CtrlM8_1),dataIn(AluOut),.dataOut(Mux8_out));endmodule26Addi數(shù)據(jù)通路addirt,rs,immrt=rs+imm0x08rsrtImm立即數(shù)加法溢addiurt,rs,immrt=rs+imm0x09rsrtImm加法sltirt,rs,immrt=rs<imm0x0arsrtImm立即數(shù)小于sltiurt,rs,immrt=rs<imm0x0brsrtImm立即數(shù)小于andirt,rs,immrd=rsrt0x0crsrtImm立即數(shù)與orirt,rs,immrd=rsrt0x0drsrtImm立即數(shù)邏輯或xorird,rt,immrd=(rtimm)0x0ersrtImm立即數(shù)異或27構(gòu)思指令簡(jiǎn)單數(shù)據(jù)通路(表2.1)addirt,rs,imm的含義rt=rs+imm指令執(zhí)行用數(shù)字邏輯部件序列表示確定數(shù)字邏輯部件確定邏輯部件之間關(guān)系根據(jù)寄存器上跳沿觸發(fā)安排關(guān)系對(duì)的次序P0PCMem.addressPCALU.A+4ALU.B0x20ALU.fincP1ALUALUOutMemIRP2ALUOutPCIR[31:26]CU.IR31~26IR[25:21]Regs.RReg1IR[20:16]Regs.WregIR[15:0]S16~32P3Regs.Rdata1AS16~32BP4AALU.ABALU.BCU.funcALU.funcP5ALUALUOutP6ALUOutRegs.Wdata28選擇器關(guān)系—簡(jiǎn)單數(shù)據(jù)通路(表2.2)一般方法構(gòu)建數(shù)字邏輯部件之間關(guān)系查選擇器對(duì)應(yīng)表，確定關(guān)系偶對(duì)29指令碼控制信號(hào)指令：0x08||0x09||0x0a||0x0b||0x0c||0x0d||0x0eCtrlOP[2]=(~op[5]&~op[4]&op[3]&~op[2]&~op[1]&~op[0])||(~op[5]&~op[4]&op[3]&~op[2]&~op[1]&op[0])||(~op[5]&~op[4]&op[3]&~op[2]&op[1]&~op[0])||(~op[5]&~op[4]&op[3]&~op[2]&op[1]&op[0])||(~op[5]&~op[4]&op[3]&op[2]&~op[1]&~op[0])||(~op[5]&~op[4]&op[3]&op[2]&~op[1]&op[0])||(~op[5]&~op[4]&op[3]&op[2]&op[1]&~op[0]));根據(jù)指令碼和功能碼變換為邏輯表達(dá)式形成指令碼控制信號(hào)30寄存器及選擇器控制信號(hào)CtrlPCP[2]CtrlMemReadP[0]CtrlIRP[1]CtrlRegsRead1P[2]&CtrlOP[2]CtrlRegsWriteP[6]&CtrlOP[2]CtrlAP[3]&CtrlOP[2]CtrlBP[3]&CtrlOP[2]CtrlALUOutP[1]||P[5]&CtrlOP[2]CtrlS16~32P[2]&CtrlOP[2]CtrlMux1_0P[2]CtrlMux2_0P[0]CtrlMux4_0P[1]CtrlMux11_0P[0]CtrlMux12_0P[0]CtrlMux13_0P[0]CtrlMux14_0P[1]CtrlMux5_2P[2]&CtrlOP[2]CtrlMux7_2P[2]&CtrlOP[2]CtrlMux8_2P[6]&CtrlOP[2]CtrlMux9_2P[3]&CtrlOP[2]CtrlMux10_2P[3]&CtrlOP[2]CtrlMux11_2P[4]&CtrlOP[2]CtrlMux12_2P[4]&CtrlOP[2]CtrlMux13_2P[4]&CtrlOP[2]CtrlMux14_2P[5]&CtrlOP[2]CtrlMux22_2P[2]&CtrlOP[2]根據(jù)數(shù)據(jù)通路(表2.2)以及指令碼控制信號(hào)CtrlOP[2]給出寄存器控制信號(hào)和選擇器控制信號(hào)。31工程綜合方法—指令集數(shù)據(jù)通路大綜合求CPU部件控制邏輯公式求CPU數(shù)據(jù)通路集合求CPU數(shù)據(jù)通路控制邏輯公式32綜合寄存器控制信號(hào)CtrlS16~32P[2]&CtrlOP[2]

CtrlAP[3]&CtrlOP[1]

||P[3]&CtrlOP[2]

CtrlALUOutP[1]||P[5]&CtrlOP[1]

||P[5]&CtrlOP[2]

CtrlBP[3]&CtrlOP[1]

||P[3]&CtrlOP[2]

CtrlIRP[1]CtrlMemReadP[0]CtrlPCP[2]CtrlRegsRead1P[2]&CtrlOP[1]

||P[2]&CtrlOP[2]

CtrlRegsRead2P[2]&CtrlOP[1]

CtrlRegsWriteP[6]&CtrlOP[1]

||P[6]&CtrlOP[2]

合并指令的寄存器控制信號(hào)表排序合并相同指令控制信號(hào)合并的指令控制信號(hào)表達(dá)式邏輯并運(yùn)算33綜合多路選擇器Mux1Mux1_0ALUOutPCMux2Mux2_0PCMem.addressMux4Mux4_0MemIRMux5Mux5_1Mux5_2IR[25:21]Regs.RReg1IR[25:21]Regs.RReg1Mux6Mux6_1IR[20:16]Regs.RReg2Mux7

Mux7_1IR[15:11]Regs.WregMux7_2IR[20:16]Regs.WregMux8Mux8_1Mux8_2ALUOutRegs.WdataALUOutRegs.WdataMux9Mux9_1Mux9_2Regs.Rdata1ARegs.Rdata1AMux10Mux10_1Regs.Rdata2BMux10_2S16~32BMux11