1.2.用什么辦法可以降低量化誤差？①增加量化位數(shù)②提高采樣頻率2.用什么辦法可以降低量化誤差？①增加量化位數(shù)②提高采樣頻率3.模型機(jī)中指令流動(dòng)的路徑存儲(chǔ)器->指令寄存器->指令譯碼器4.模型機(jī)中45.進(jìn)制數(shù)轉(zhuǎn)換①整數(shù)：A進(jìn)制數(shù)->十進(jìn)制數(shù)->B進(jìn)制數(shù)（十進(jìn)制數(shù)/基=商+余數(shù)，商/基=商+余數(shù)，……直到商為0，結(jié)果為余數(shù)從后往前排列組成的整數(shù)）5.進(jìn)制數(shù)轉(zhuǎn)換①整數(shù)：A進(jìn)制數(shù)->十進(jìn)制數(shù)->B進(jìn)制數(shù)（十進(jìn)制數(shù)/基=商+余數(shù)，商/基=商+余數(shù)，……直到商為0，結(jié)果為余數(shù)從后往前排列組成的整數(shù)）②小數(shù)：A進(jìn)制數(shù)->十進(jìn)制數(shù)->B進(jìn)制數(shù)（十進(jìn)制數(shù)×基=整數(shù)部分+小數(shù)部分，小數(shù)部分01數(shù)從前往后排列組成的整數(shù)，需注意小數(shù)進(jìn)位的情況）6.為什么格雷碼能夠避免編碼連續(xù)變化時(shí)出現(xiàn)錯(cuò)誤？任何相鄰兩個(gè)編碼只有一位不同。PMOS晶體管在什么條件下導(dǎo)通？柵極低電平，源極高電平9.9.NMOS晶體管在什么條件下導(dǎo)通？柵極高電平，源極低電平對(duì)偶規(guī)則和反演規(guī)則分別有什么用？對(duì)偶：只要考慮正邏輯或負(fù)邏輯，不用考慮兩個(gè)。反演：機(jī)械式求反函數(shù)。什么方便？不需要區(qū)分邏輯門的輸入端具體是哪一個(gè)輸入。輯門實(shí)現(xiàn)電路。判斷是否已經(jīng)最簡(jiǎn)。簡(jiǎn)單，通常電路成本就越低。請(qǐng)對(duì)比分析傳輸延遲模型與慣性延遲模型的優(yōu)缺點(diǎn)。傳輸：簡(jiǎn)單，但沒(méi)有充分考慮完成充放電變化所需的時(shí)間問(wèn)題。慣性：比前者更接近實(shí)際情況，但比較復(fù)雜。寫出可以降低成本的幾種方式。①減小每個(gè)集成電路的面積②設(shè)計(jì)更簡(jiǎn)化更優(yōu)化的電路③增大硅元面積為什么說(shuō)代數(shù)優(yōu)化（化簡(jiǎn)）是非常困難的？因?yàn)榛?jiǎn)的過(guò)程沒(méi)有系統(tǒng)而有效的方法，也很難判斷是否已經(jīng)化簡(jiǎn)到最簡(jiǎn)的形式。主蘊(yùn)涵項(xiàng)：移去任何1個(gè)變量則不是蘊(yùn)涵項(xiàng)，即最大的卡諾圈；質(zhì)主蘊(yùn)涵項(xiàng)：至少包含1個(gè)只被1個(gè)主蘊(yùn)涵項(xiàng)覆蓋的最小項(xiàng)的主蘊(yùn)涵項(xiàng)/至少包含1個(gè)沒(méi)有被其他主蘊(yùn)涵項(xiàng)覆蓋的方格。無(wú)關(guān)項(xiàng)代表哪兩種情況？①某些輸入變量取值組合不會(huì)出現(xiàn)；②對(duì)于某些輸入取值組合，人們不關(guān)心函數(shù)對(duì)應(yīng)的取值為何值?，F(xiàn)，那為什么還要有異或門？異或運(yùn)算常見(jiàn)，而且用與、或、非門來(lái)實(shí)現(xiàn)成本太高。請(qǐng)對(duì)比自頂向下和自底向上方法的優(yōu)缺點(diǎn)。自頂向下：符合人類思維習(xí)慣，容易做到全局最優(yōu)。自底向上：有利于使用現(xiàn)有條件，實(shí)現(xiàn)局部最優(yōu)。分層設(shè)計(jì)的兩個(gè)關(guān)鍵點(diǎn)是什么？層次架構(gòu)、功能模塊。工藝下的門、模塊及連接構(gòu)成的電路，以便降低成本，提高速度。請(qǐng)問(wèn)表3-6中的V是為了解決什么問(wèn)題，或者說(shuō)有什么作用？當(dāng)沒(méi)有輸入時(shí)輸出編碼為0，當(dāng)輸入0有效時(shí)輸出編碼也是（是否有有效輸出）關(guān)于二值邏輯變量的特性的描述，只有兩種取值0和1，無(wú)大小之分。case存儲(chǔ)、壓縮，加密等算法易于實(shí)現(xiàn)，易于處理關(guān)于數(shù)字信號(hào)：異步數(shù)字信號(hào)的幅值可以用多位二進(jìn)制數(shù)進(jìn)行編碼、數(shù)字信號(hào)可分為同步數(shù)字信號(hào)和異步數(shù)字信號(hào)模擬信號(hào)經(jīng)過(guò)采樣和編碼可轉(zhuǎn)化為數(shù)字信號(hào)、從模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)減少誤差的方法是多采樣或增加編碼位數(shù)行。非碼字不具有這種特性。一旦出錯(cuò)，這種特性就被破壞。數(shù)據(jù)流描述：描述信號(hào)流動(dòng)的方向、路徑和結(jié)果。行為描述：描述系統(tǒng)輸入與輸出之間的邏輯關(guān)系或數(shù)學(xué)關(guān)系，完全沒(méi)有電路的意味。數(shù)值編碼：8421碼、余3碼，十中取一碼非數(shù)值編碼：ASCII3333.余3碼：余3碼是一種BCD碼，它是由8421碼加3后形成的（即余3碼是在8421碼基礎(chǔ)上每位十進(jìn)制數(shù)BCD碼再加上二進(jìn)制數(shù)0011得到的。因?yàn)?421碼中無(wú)1010～1111這63碼中無(wú)0000～00101101～1111這63碼不具有有權(quán)性，為無(wú)權(quán)碼，但具有自補(bǔ)性，余3碼是一種“對(duì)9的自補(bǔ)碼”。35.為了實(shí)時(shí)捕獲隨機(jī)輸入信號(hào)，我們應(yīng)該使用鎖存器還是觸發(fā)器，為什么？鎖存器。因?yàn)殒i存器在時(shí)鐘信號(hào)有效期間，輸出等于輸入，輸出能實(shí)時(shí)地跟隨輸入變化；而觸發(fā)器的輸出只在時(shí)鐘的上升沿或下降沿等于輸入，跟隨輸入變化。35.為了實(shí)時(shí)捕獲隨機(jī)輸入信號(hào)，我們應(yīng)該使用鎖存器還是觸發(fā)器，為什么？鎖存器。因?yàn)殒i存器在時(shí)鐘信號(hào)有效期間，輸出等于輸入，輸出能實(shí)時(shí)地跟隨輸入變化；而觸發(fā)器的輸出只在時(shí)鐘的上升沿或下降沿等于輸入，跟隨輸入變化。36.請(qǐng)分別畫(huà)出moore型和mealy型狀態(tài)機(jī)的結(jié)構(gòu)圖。37.為什么觸發(fā)器存在定時(shí)問(wèn)題？觸發(fā)器的輸入信號(hào)如果在時(shí)鐘有效跳變沿前后的建立時(shí)間和保持時(shí)間內(nèi)變化會(huì)導(dǎo)致輸出狀態(tài)不確定。34.moore型和mealy型時(shí)序電路的輸出有何不同？34.moore型和mealy型時(shí)序電路的輸出有何不同？moore型時(shí)序電路的輸出只和當(dāng)前狀態(tài)有關(guān)，mealy時(shí)序電路的輸出和當(dāng)前狀態(tài)與輸入都有關(guān)。38.如果輸入信號(hào)在觸發(fā)器的建立時(shí)間或保持時(shí)間范圍內(nèi)發(fā)生變化，觸發(fā)器的輸出會(huì)出現(xiàn)什么情況？38.如果輸入信號(hào)在觸發(fā)器的建立時(shí)間或保持時(shí)間范圍內(nèi)發(fā)生變化，觸發(fā)器的輸出會(huì)出現(xiàn)什么情況？不確定，可能是0，1或0-1中間值。什么是微操作？有哪些常見(jiàn)的微操作？微操作是指對(duì)寄存器或存儲(chǔ)器中的數(shù)據(jù)進(jìn)行基本的操作。常見(jiàn)微操作有以下4種：傳輸微操作、算術(shù)微操作、邏輯微操作、移位微操作。有幾種寄存器單元設(shè)計(jì)方法？他們各有什么優(yōu)缺點(diǎn)？①時(shí)鐘電路設(shè)計(jì)法，各種功能共享組合邏輯，可高度優(yōu)化，不需要加載使能信號(hào)，面積開(kāi)銷小，但較為復(fù)雜。②簡(jiǎn)單設(shè)計(jì)法，用多路復(fù)用器選擇各種功能的結(jié)果到觸發(fā)器，較為簡(jiǎn)單，速度快，但結(jié)構(gòu)開(kāi)銷大。觸發(fā)器的保持時(shí)間是指時(shí)鐘觸發(fā)沿之后輸入必須保持不變的時(shí)間。如果同步電路（發(fā)送方）和異步電路（接收方）同步電路的輸出信號(hào)不能存在冒險(xiǎn)異步信號(hào)作用于同步電路，以下說(shuō)法正確的是①為了保證電路正常工作，應(yīng)將異步電路的輸出信號(hào)用同步電路的時(shí)鐘對(duì)其進(jìn)行同步后再傳輸至同步電路54.能反復(fù)遍歷某個(gè)固定狀態(tài)序列的時(shí)序電路不一定是計(jì)數(shù)器54.能反復(fù)遍歷某個(gè)固定狀態(tài)序列的時(shí)序電路不一定是計(jì)數(shù)器（×）55.②為了保證電路正常工作，異步電路的輸出信號(hào)應(yīng)在時(shí)鐘的早期發(fā)生變化46.對(duì)于Mealy型電路，描述輸出邏輯的進(jìn)程的敏感信號(hào)應(yīng)為輸入信號(hào)、當(dāng)前狀態(tài)信號(hào)。47.描述觸發(fā)器的進(jìn)程的主要功能是在時(shí)鐘觸發(fā)沿，將下一狀態(tài)賦值給當(dāng)前狀態(tài)。48.時(shí)序電路設(shè)計(jì)中形式化是根據(jù)設(shè)計(jì)的功能需求畫(huà)出狀態(tài)表或狀態(tài)圖。49.異步電路（發(fā)送方）和同步電路（接收方）進(jìn)行交互，如果異步電路的輸出沒(méi)有經(jīng)同步電路的時(shí)鐘進(jìn)行同步，則可能不滿足觸發(fā)器的建立時(shí)間和保持時(shí)間，導(dǎo)致電路工作異常。50.50.①同步時(shí)序電路中常采用觸發(fā)器存儲(chǔ)信息②異步時(shí)序電路常采用鎖存器存儲(chǔ)信息51.狀態(tài)賦值時(shí)采用的編碼方式和對(duì)應(yīng)的特點(diǎn)：①